学位论文 > 优秀研究生学位论文题录展示

多路径Trace处理器

作　者: 杜贵然
导　师: 周兴铭
学　校: 中国人民解放军国防科学技术大学
专　业: 计算机科学与技术
关键词: 微体系结构 Trace Cache Trace处理器多路径执行 Trace预构分支预测置信度
分类号: TP332
类　型: 博士论文
年　份: 2001年
下　载: 137次
引　用: 4次
阅　读: 论文下载

内容摘要

据估计，未来半导体技术仍将保持持续稳定的发展势头，可以预期未来的芯片上将集成巨大数目的晶体管。当前，如何利用这些晶体管实现更高性能的处理器是体系结构研究的热点，也是面临的挑战。前瞻执行是提高处理器性能的一条途径。本文分析高性能处理器大量应用前瞻技术带来的问题。特别是深度前瞻技术在长流水线机器中的应用，使系统复杂性上升，前瞻错误的开销增大。针对前瞻技术的不足，本课题提出并研究了“多路径Trace处理器”(MPTP)模型。 MPTP模型对低可预测性分支采取分支两个方向同时执行，减少前瞻错误的开销；对高可预测性分支采取单路径前瞻执行，实现大指令窗口。MPTP处理器以Trace处理器为基础，重复设置多个超标量处理单元，把指令流的多条Trace发送到处理单元同时执行。本文分析了MPTP模型的设计思想，研究了MPTP的执行机制，给出了MPTP的结构设计，并通过模拟实验验证MPTP的关键技术。总结起来，MPTP的关键技术有： 1．基于分支可预测性的多路径执行——MPEBP机制。MPEBP评估分支的可预测性，然后根据评估结果决定分支的执行模式。置信度阀值是评估分支可预测性的关键，不同的阀值影响路径的派生和资源的使用。 2．基于分支目标提取的Trace预构——TPBTP机制。TPBTP机制从直接分支指令中提取目标地址，弥补分支预测和分支目标缓存的不足，加速指令读取，实现Trace预构。 3．多路径执行的控制机制。多路径的执行控制将路径中的分支方向编码为路径标识，辨别不同Trace之间的路径隶属关系，以此为基础，实施多条Trace执行时的数据和控制信息的正确传播。 4．Trace的执行控制机制。Trace的执行开发程序的控制无关性，粗／细两种粒度的控制无关性相结合实现指令窗口的层次式管理。指令窗口的层次式管理降低了复杂性。本文采用处理器体系结构研究广泛认可的SimpleScalar模拟器验证MPTP的设计思想。本文根据MPTP模型对模拟器进行了必要的扩充。模拟器以SPECint95程序进行基准测试。模拟实验表明，在资源约束的条件下，MPEBP机制对错误预测的分支有较高的覆盖率，TPBTP机制有效提高了指令的读取速度，MPTP处理器的整体性能有显著的提高。总的来说，MPTP处理器模型是实现宽指令发射的一种有潜力的模型。本论文的主要研究成果：独创性地提出并研究了多路径Trace处理器——MPTP的结构和实现机制。

全文目录

摘要  7-9
ABSTRACT  9-11
第一章绪论  11-17
  1.1 研究背景及目标  11-14
    1.1.1 处理器体系结构研究的机遇和挑战  11-12
    1.1.2 指令级并行性前景  12
    1.1.3 主要的处理器结构  12-13
    1.1.4 二进制代码兼容  13-14
    1.1.5 深度前瞻的障碍  14
  1.2 论文的工作  14-15
  1.3 论文结构  15-17
第二章相关研究现状  17-31
  2.1 前瞻执行技术  17-20
    2.1.1 高带宽指令读取  18-19
    2.1.2 前瞻执行的指令发射  19-20
    2.1.3 前瞻执行技术的小结  20
  2.2 多路径执行  20-23
    2.2.1 短流水线的多路径执行  21
    2.2.2 有限的多路径执行  21-22
    2.2.3 条件执行  22-23
  2.3 TRACE机制研究现状  23-28
    2.3.1 Trace Cache机制  23-26
    2.3.2 Trace处理器  26-27
    2.3.3 Trace预构  27-28
    2.3.4 Trace机制小结  28
  2.4 小结  28-31
第三章多路径TRACE处理器MPTP模型  31-43
  3.1 MPTP的设计原则  31-36
    3.1.1 错误的分支预测不可消除  31-32
    3.1.2 错误前瞻的代价越来越大  32-34
    3.1.3 多路径执行--以资源换速度  34-35
    3.1.4 多路执行与深度前瞻的折衷  35
    3.1.5 带宽换速度  35-36
  3.2 MPTP处理器模型  36-40
    3.2.1 多路径Trace执行  37-38
    3.2.2 MPTP系统结构  38-39
    3.2.3 多路径控制器MPC  39
    3.2.4 Trace预处理器TPP  39
    3.2.5 Trace执行处理器TEP  39-40
    3.2.6 程序结果的递交机制  40
  3.3 MPTP的关键技术  40
  3.4 单路径TRACE处理器与MPTP的类比  40-41
  3.5 小结  41-43
第四章基于分支可预测性的多路径执行  43-59
  4.1 分支预测及置信度评估  43-47
    4.1.1 分支预测器  44-45
    4.1.2 分支预测置信度的评估方法  45-46
    4.1.3 分支预测正确性历史表BPCIHT  46-47
    4.1.4 评估分支预测置信度  47
  4.2 置信度阀值研究  47-54
  4.3 派生路径  54-56
    4.3.1 分支可预测性评估  54
    4.3.2 路径的派生--分支两个方向同时执行  54-55
    4.3.3 路径派生的资源控制  55-56
  4.4 多路径执行的性能评价  56-57
  4.5 小结  57-59
第五章 TRACE预处理  59-77
  5.1 TRACE预处理器TPP结构  59-61
  5.2 程序控制无关性  61-66
    5.2.1 Trace选择:实现Trace一级的指令流聚合  63-64
    5.2.2 细粒度控制无关的Trace选择算法  64-65
    5.2.3 细粒度控制无关的Trace选择  65-66
    5.2.4 粗粒度控制无关的Trace选择  66
  5.3 分支目标提取  66-72
    5.3.1 分支目标提取的必要性  66-67
    5.3.2 分支指令分析  67-68
    5.3.3 分支目标提取BTP  68-72
  5.4 基于BTP的TRACE预构  72-74
    5.4.1 Trace构造  72-73
    5.4.2 基于BTP的Trace预构TPBTP  73-74
  5.5 TPBTP性能评价  74-75
  5.6 小结  75-77
第六章多路径控制  77-87
  6.1 多路径控制器MPC  77-78
  6.2 路径标识  78-81
    6.2.1 路径的标识方法  78-80
    6.2.2 Trace的标识及Trace中的指令标识  80
    6.2.3 Trace缓冲区的路径标识逻辑  80-81
  6.3 多条路径执行  81-85
    6.3.1 Trace缓冲区  82
    6.3.2 主控Trace  82-83
    6.3.3 Trace的调度  83
    6.3.4 执行结果递交  83-85
  6.4 小结  85-87
第七章执行TRACE  87-99
  7.1 开发层次性  87-90
  7.2 控制流无关性分析  90-93
    7.2.1 前瞻Trace的窗口管理  92-93
    7.2.2 数据流管理  93
  7.3 处理单元的执行控制  93-98
    7.3.1 寄存器重命名表  94
    7.3.2 分配和释放处理单元  94-95
    7.3.3 指令唤醒  95-96
    7.3.4 存储器访问  96-97
    7.3.5 精确中断的处理  97
    7.3.6 程序返回地址栈  97-98
    7.3.7 Cache设计  98
  7.4 小结  98-99
第八章模拟器及测试程序  99-107
  8.1 SIMPLESCALAR模拟器  99-104
    8.1.1 模拟器软件结构  100
    8.1.2 模拟器功能简介  100-101
    8.1.3 模拟器指令集及POSIX系统调用  101
    8.1.4 模拟器软件组成  101-102
    8.1.5 模拟器安装  102
    8.1.6 测试程序的处理流程  102-103
    8.1.7 模拟器运行  103-104
  8.2 SPECINT95测试程序  104-105
  8.3 实验环境  105-106
  8.4 小结  106-107
第九章结束语  107-111
  9.1 所做的工作和创新  107-109
  9.2 下一步的工作  109-111
攻读博士学位期间发表的论文  111-112
致谢  112-113
参考文献  113-118

多路径Trace处理器

内容摘要

全文目录

相似论文