学位论文 > 优秀研究生学位论文题录展示

结合数字校正技术的纳米CMOS流水线ADC设计

作　者: 彭蓓
导　师: 林平分
学　校: 北京工业大学
专　业: 计算机应用技术
关键词: 自适应后台数字校正技术 CMOS 低功耗混合电路设计流水线ADC
分类号: TN792
类　型: 博士论文
年　份: 2011年
下　载: 434次
引　用: 2次
阅　读: 论文下载

内容摘要

模数转换器(Analog-to-Digital Convertor, ADC)是现代数字信号处理系统中的关键组成模块。近年来由于计算机和通信产业的迅速发展,对ADC的性能要求越来越高。伴随着半导体CMOS工艺技术的进步,高性能低功耗ADC设计面临着新的机遇与挑战。流水线ADC由于可以同时达到高精度,高速度的性能要求,被广泛应用于通信系统中,成为近年来研究的热点。本论文针对低供电电压条件下的流水线ADC进行研究,采用数字校正技术,简化模拟电路设计,完成了一款65nm CMOS工艺,1.2V供电电压下的高性能低功耗流水线ADC的设计以及测试工作。本论文的主要工作包括:1.从流水线ADC的电路结构出发,针对运算放大器的非理想性因素以及MDAC(multiplying DAC,MDAC)的电容失配对ADC性能的影响,分析总结了纳米CMOS工艺技术下流水线ADC传统实现的设计约束。2.研究了流水线ADC的数字校正方法,提出了虚拟ADC均衡技术(Virtual-ADC Equalization Technique)和偏移双通道ADC技术(Offset Split ADC Technique)。这两项技术利用CMOS工艺演进给数字电路带来的优势,结合流水线ADC的电路结构,对运算放大器的非理想性因素以及MDAC的电容失配在数字信号处理中进行了校正,从而提高了ADC系统的性能,降低了对模拟电路的性能要求,把电路复杂度从模拟领域转移到数字领域,有效地降低了系统功耗。3.提出了数字校正均衡技术,仅用一个测试信号同时校正流水线ADC中多级MDAC的非理想因素,有效地缩短了数字校正技术处理的时间,降低了混合信号电路设计和测试的复杂度。测试结果表明采用虚拟ADC均衡技术提升流水线ADC芯片性能,达到12-bit精度的系统要求所需的采样点仅为2M,所需时间仅为0.01秒。同时,该技术保证了流水线ADC的高线性度、高精度和低成本实现,为低功耗、高精度的不同类型ADC提供了新的设计方法。4.研究了流水线ADC的低功耗设计方法,结合虚拟ADC均衡技术设计了一款65nm工艺,1.2V供电电压下48mW 12bit 150MSPS的流水线ADC,并成功通过测试。测试结果表明所设计的ADC在功耗、性能等方面都达到了设计的要求,充分验证了本论文所提出的新的设计方法的适用性和可靠性。为了验证本论文所提出的设计方法,基于65nm CMOS工艺,1.2V供电电压下结合虚拟ADC均衡技术设计实现了九级流水线ADC芯片。同时在主机上实现了所提出的虚拟ADC均衡技术。流片后的测试结果表明,虚拟ADC均衡技术有效地消除了流水线ADC中的非理想因素:流水线ADC系统在150MS/s,6MHz输入信号的情况下,SNDR(Signal-to-Noise-Distortion Ratio)从校正前的28dB提高到校正后的67dB,SFDR(Spurious-Free Dynamic Range)从校正前的33dB提高到校正后的81dB。芯片功耗为36mW,虚拟ADC均衡技术数字电路在65nm CMOS工艺,150MHz时钟下的估计功耗为12mW。

全文目录

摘要  4-6
Abstract  6-10
第1章绪论  10-18
  1.1 ADC 的发展趋势和国内外研究现状  10-12
  1.2 工艺演进对流水线ADC 设计带来的影响  12-15
  1.3 数字校正技术  15-16
  1.4 论文的主要研究内容与创新点  16
  1.5 论文的组织结构  16-18
第2章流水线ADC 的理论基础以及非理想因素分析  18-38
  2.1 流水线ADC 介绍  18-26
    2.1.1 流水线ADC 的基本结构与工作原理  18-23
    2.1.2 流水线ADC 的主要性能指标  23-26
  2.2 非理想因素的来源和影响  26-34
  2.3 数字校正技术  34-37
  2.4 本章小结  37-38
第3章自适应后台数字校正算法设计  38-82
  3.1 技术回顾  38-50
    3.1.1 前台数字校正技术  39-42
    3.1.2 后台数字校正技术  42-50
  3.2 虚拟ADC 均衡技术  50-66
    3.2.1 虚拟ADC 均衡技术原理  50-53
    3.2.2 数字预测器  53-56
    3.2.3 虚拟ADC 均衡技术实现方法  56-62
    3.2.4 虚拟ADC 均衡技术行为级仿真结果  62-66
  3.3 偏移双通道ADC 技术  66-81
    3.3.1 偏移双转换技术原理  66-69
    3.3.2 偏移双转换技术实现方法  69-73
    3.3.3 偏移双通道ADC 技术实现方法  73-76
    3.3.4 偏移双通道技术行为级仿真结果  76-81
  3.4 本章小结  81-82
第4章高性能低功耗流水线ADC 设计  82-104
  4.1 设计目标  82
  4.2 低电压低功耗设计  82-89
    4.2.1 SHA-less 技术  82-84
    4.2.2 子级有效比特数的选择  84-86
    4.2.3 五管运算放大器结构  86-88
    4.2.4 分离反馈电容提高闭环增益  88-89
  4.3 流水线ADC 电路设计实例  89-97
    4.3.1 流水线ADC 级数的确定  89-90
    4.3.2 Stage1 的设计  90-95
    4.3.3 Stage2 的设计  95-96
    4.3.4 Stage3~stage8 的设计  96-97
    4.3.5 版图设计  97
  4.4 电路仿真结果  97-102
  4.5 本章小结  102-104
第5章测试结果  104-114
  5.1 测试方案  104-107
    5.1.1 测试系统  104-105
    5.1.2 测试板结构  105-106
    5.1.3 测试芯片版图  106-107
  5.2 静态性能测试  107-108
  5.3 动态性能测试  108-113
  5.4 本章小结  113-114
结论  114-116
  工作总结  114-115
  工作展望  115-116
参考文献  116-123
攻读博士学位期间所发表的学术论文  123-124
致谢  124

结合数字校正技术的纳米CMOS流水线ADC设计

内容摘要

全文目录

相似论文