学位论文 > 优秀研究生学位论文题录展示

深亚微米CMOS工艺下模拟集成电路的数字增强技术研究

作　者: 李浩
导　师: 安琪
学　校: 中国科学技术大学
专　业: 物理电子学
关键词: 数字增强技术数字预失真技术数字校正技术流水线ADC 自适应滤波器功率放大器射频发射机
分类号: TN431.1
类　型: 博士论文
年　份: 2010年
下　载: 247次
引　用: 1次
阅　读: 论文下载

内容摘要

随着CMOS工艺中器件尺寸的不断缩小,精确的或者说高线性的模拟／射频电路面临着越来越多的设计困难,这主要是由晶体管本征增益的降低和可用电压空间的减小导致的。为了缓解上述的设计难题,提高模拟电路的性能,如线性度、带宽、功耗等等,近年来,一种数字增强技术开始引起人们的关注。这项技术是利用数字信号处理来提升模拟电路的性能,特别是线性度。从本质上讲,它将设计的复杂度从模拟/射频领域搬移到了数字领域,因此会从CMOS工艺的不断进步中获益,如功耗和成本的降低。针对这个趋势,本论文对深亚微米CMOS工艺下模拟集成电路的数字增强技术进行了深入的研究,系统的阐述了数字增强技术的概念、特征、以及一般性的设计方法。随后,利用两个具有代表性的设计实例来进一步对数字增强技术进行论证。第一个实例是一个使用数字预失真技术的集成CMOS射频功率放大器。其中我们发展了一种新型的、基于多层查找表的、快速收敛的预失真算法,以及一种自适应的环路延时补偿策略。另外,我们研制了一个面向WLAN应用的使用数字增强技术的射频发射机原型,其中的数字预失真器不仅修正功率放大器的非线性,而且还补偿发射机中其他的非理想性,如基带模拟路径的非线性,正交调制器的失配,非平坦的频率响应等等。测试结果表明数字增强技术可以显著的改善发射机的线性度,同时又能够保持较高的功率效率。第二个实例是流水线ADC的数字后台校正技术。我们提出了一种新的基于虚拟通道的数字校正算法,这个算法全自适应,收敛速度快,可以补偿流水线ADC中由于电容失配、有限放大器开环增益,以及放大器的谐波失真导致的非线性。而且该算法只需对ADC的第一级进行很小的改动,不会增加制造成本和功耗。行为级仿真和初步的电路级仿真的结果表明该算法对纳米级(65nm)CMOS工艺下的流水线ADC的线性度有显著的改善。最后,本论文对数字增强技术在实际应用着所面临的一些问题进行了扼要讨论,并展望了这项技术的前景。

全文目录

摘要  5-6
ABSTRACT  6-8
目录  8-11
第1章绪论  11-23
  1.1 CMOS工艺简介及演进状况  11-14
  1.2 工艺演进对电路的影响  14-17
  1.3 数字电路和模拟/射频电路之间的联系  17-19
  1.4 一种解决方案:数字增强技术  19
  1.5 本文的组织结构  19-20
  参考文献  20-23
第2章数字增强技术的设计方法  23-37
  2.1 技术理念  23-27
  2.2 设计方法学  27-35
    2.2.1 模拟电路非线性建模  28-31
    2.2.2 数字域补偿非线性的方法  31-32
    2.2.3 非线性参数的自适应及跟踪  32-34
    2.2.4 模拟-数字电路协同设计/仿真  34-35
  参考文献  35-37
第3章射频功率放大器的数字预失真技术  37-99
  3.1 射频收发机和功率放大器介绍  37-43
    3.1.1 射频收发机  37-38
    3.1.2 功率放大器及设计折衷  38-42
    3.1.3 射频发射机的线性度指标  42-43
  3.2 射频功率放大器非线性行为建模  43-49
    3.2.1 无记忆的功率放大器非线性模型  43-47
    3.2.2 带记忆效应的非线性模型  47-49
  3.3 功放线性化技术回顾  49-57
    3.3.1 前馈技术  49-50
    3.3.2 正交反馈技术  50-51
    3.3.3 包络移除-恢复技术与包络跟踪技术  51-53
    3.3.4 使用非线性器件的线性放大技术  53-54
    3.3.5 Doherty功率放大器  54-55
    3.3.6 数字预失真技术  55-57
  3.4 一种带延时补偿的快速自适应的数字预失真算法  57-77
    3.4.1 数字预失真技术回顾  58-60
    3.4.2 基于多层查找表的预失真算法  60-64
    3.4.3 自适应环路延时补偿算法  64-71
    3.4.4 仿真结果  71-77
  3.5 利用数字增强技术的射频发射机设计考虑  77-88
    3.5.1 残留失真问题  78-79
    3.5.2 发射机和反馈接收  79-80
    3.5.3 其他非理想性及处理  80-83
    3.5.4 基于2-维多层查找表的发射机预失真器  83-88
  3.6 数字增强的发射机原型设计及测试结果  88-94
    3.6.1 发射机原型设计  88-89
    3.6.2 测试结果  89-94
  参考文献  94-99
第4章流水线ADC的数字校正技术  99-141
  4.1 流水线ADC介绍  99-105
  4.2 流水线ADC非线性建模  105-112
  4.3 CMOS工艺演进对流水线ADC的影响  112-113
  4.4 ADC校正技术回顾  113-125
    4.4.1 准后台校正技术  114-115
    4.4.2 参考ADC校正技术  115-116
    4.4.3 双通道互校正技术  116-118
    4.4.4 利用伪随机噪声的校正技术  118-122
    4.4.5 基于信号统计特征的校正技术  122
    4.4.6 基于频谱扩展的校正技术  122-123
    4.4.7 系统嵌入式校正技术  123-125
  4.5 一种基于虚拟通道的ADC后台校正技术  125-130
    4.5.1 虚拟通道方法介绍  125-127
    4.5.2 数字预测器  127-128
    4.5.3 在流水线ADC中的应用  128-130
    4.5.4 与其他校正方法的比较  130
  4.6 仿真实验结果  130-137
    4.6.1 行为级仿真结果  130-134
    4.6.2 电路级仿真的初步结果  134-137
  参考文献  137-141
第5章结论与未来展望  141-145
  参考文献  143-145
附录A  145-147
附录B  147-149
致谢  149-151
在读期间发表的学术论文与取得的其他研究成果  151-153

深亚微米CMOS工艺下模拟集成电路的数字增强技术研究

内容摘要

全文目录

相似论文