学位论文 > 优秀研究生学位论文题录展示

多核处理器的设计技术研究

作　者: 李静梅
导　师: 张健沛
学　校: 哈尔滨工程大学
专　业: 计算机应用技术
关键词: 处理器多核结构设计 Cache一致性协议指令分支预测
分类号: TP332
类　型: 博士论文
年　份: 2010年
下　载: 246次
引　用: 1次
阅　读: 论文下载

内容摘要

提高微处理器的整体性能是广大计算机研究者们不断追求的目标。目前半导体工艺水平的飞速发展,为芯片的有效设计提供了极为广阔的空间。如何有效利用这些不断增长的片上资源,开发出更快、更高效、应用面更广的微处理器,是当前计算机体系结构进一步发展面临的极为重要的课题之一。本文以提高处理器的效率为目标,针对其中的关键技术进行了深入的研究,主要取得了以下几个方面的研究成果:为解决处理器时钟频率难以提高、超标量流水线所面临的流水线停顿问题,文中提出一种LBC异构多核处理器的结构设计方案。该结构中设计了Loop检测器、特殊指令队列Backup Ins Queue、C-Core控制器,以及用于E-Core间的快速数据共享通道C-Bus总线,这种LBC异构多核处理器不仅对程序中大量存在的loop程序进行了优化处理,而且避免了流水线因分支预测失误而flush,提高了整个处理器执行效率;针对MSI协议和MESI协议进行了深入分析研究,指出其在存取时间、访问延迟及总线负担三个方面存在的缺陷,提出了在原有CMP体系结构中增加SC-Cache的方案,用于存储含有多个处理器共享副本的块信息。针对增加的SC-Cache与其它Cache及主存之间的协作管理,设计了一种CSC监听协议。仿真测试数据表明,该设计优化了Cache一致性方面的实现开销,整个存储器性能得到一定的提升;对分支特征库进行数据统计分析,发现分支程序中有很大部分属于loop类型程序(即循环程序),而在目前的处理器微体系结构设计中对loop型程序并没有进行很好地优化处理。本文针对这一不足提出了一种loop检测器的结构设计方案,从而避免了处理器对loop型程序的重复译码;对超标量流水线中GAs两级动态分支预测器的预测精度进行数据统计,发现指令分支预测存在约6%-16%的预测失误,而每次预测失误后,恢复流水线一般需要三个时钟周期。针对这一问题,本文提出一种B-Cache分支预测失误恢复器的结构设计,使指令预测失误后的恢复时间由三个时钟周期降到只需要一个时钟周期。

全文目录

摘要  5-7
Abstract  7-12
第1章绪论  12-28
  1.1 研究背景和意义  12-14
  1.2 国内外研究综述  14-25
    1.2.1 多核的研究现状  14-16
    1.2.2 Cache 一致性研究现状  16-20
    1.2.3 分支预测技术研究现状  20-25
  1.3 研究内容  25-26
  1.4 论文结构  26-28
第2章处理器的关键技术研究分析  28-41
  2.1 现有技术对处理器的影响  28-33
    2.1.1 VLSI 技术对处理器的影响  28-29
    2.1.2 应用需求对处理器的影响  29-31
    2.1.3 设计需求对处理器的影响  31-33
  2.2 多核处理器关键技术  33-40
    2.2.1 核结构研究和程序执行模型的选择  33-34
    2.2.2 存储结构设计  34-36
    2.2.3 低功耗技术  36-37
    2.2.4 其他方面的设计技术  37-40
  2.3 本章小结  40-41
第3章 LBC 异构多核处理器结构设计  41-71
  3.1 单核处理器  41-46
    3.1.1 典型的单核处理器体系结构  41-42
    3.1.2 传统通用微处理器体系结构的局限性  42-46
  3.2 多核处理器  46-56
    3.2.1 多核处理器结构  46-49
    3.2.2 典型的多核处理器  49-56
  3.3 LBC 异构多核处理器结构研究与设计  56-69
    3.3.1 LBC 异构多核处理器结构  57-58
    3.3.2 loop 检测器  58-62
    3.3.3 指令队列Backup Ins Queue  62-63
    3.3.4 C-Core 控制器  63-66
    3.3.5 E-Core 数据共享通道C-Bus  66-67
    3.3.6 仿真实验及结果分析  67-69
  3.4 本章小结  69-71
第4章 CSC 一致性协议设计  71-99
  4.1 Cache 存储器  71-75
    4.1.1 基本结构  71-72
    4.1.2 工作原理  72-73
    4.1.3 技术分析  73-74
    4.1.4 写策略  74-75
  4.2 现有Cache 一致性协议研究  75-90
    4.2.1 一致性问题的常见原因  76-78
    4.2.2 设计Cache 一致性协议的策略  78
    4.2.3 现有协议分析  78-90
    4.2.4 改进思路  90
  4.3 Cache 一致性协议设计  90-97
    4.3.1 SC-Cache 提出  90-91
    4.3.2 CSC 监听协议的设计  91-94
    4.3.3 仿真实验及结果分析  94-97
  4.4 本章小结  97-99
第5章 B-Cache 预测失误恢复器设计  99-133
  5.1 分支预测技术的研究  100-107
    5.1.1 静态分支预测技术  100-101
    5.1.2 简单动态分支预测  101
    5.1.3 基于历史预测的二级分支预测  101-103
    5.1.4 组合分支预测器  103-104
    5.1.5 分支预测应用  104-107
  5.2 两级动态分支预测预测精度分析  107-110
    5.2.1 基准测试程序中Loop 型程序  107-108
    5.2.2 两级分支预测器性能测试  108-110
  5.3 B-Cache 预测失误恢复器设计  110-118
    5.3.1 新型超标量处理器模型  110-112
    5.3.2 B-Cache 预测失误恢复器  112-114
    5.3.3 模拟器SimpleScalar  114-117
    5.3.4 SPEC 基准程序  117-118
  5.4 SimpleScalar 下模型结构实现  118-132
    5.4.1 Sim_Outorder 分析  118-123
    5.4.2 Loop 检测器实现  123-124
    5.4.3 B-Cache 预测失误恢复器实现  124-129
    5.4.4 模型验证测试及结果分析  129-132
  5.5 本章小结  132-133
结论  133-135
参考文献  135-147
攻读博士学位期间发表的论文和取得的科研成果  147-148
致谢  148-149
个人简历  149

多核处理器的设计技术研究

内容摘要

全文目录

相似论文