学位论文 > 优秀研究生学位论文题录展示

基于DCC和JTAG的ARM硬件仿真调试器的研究与实现

作　者: 罗志刚
导　师: 洪志全
学　校: 成都理工大学
专　业: 计算机软件与理论
关键词: 硬件仿真调试器 ARM JTAG EmbeddedICE DCC
分类号: TP368.12
类　型: 硕士论文
年　份: 2008年
下　载: 153次
引　用: 0次
阅　读: 论文下载

内容摘要

嵌入式系统开发是当今计算机软件发展的一个热点。嵌入式系统调试器是进行嵌入式开发的关键工具,常用于对嵌入式软件的调试和测试。嵌入式系统调试器由交叉调试器和调试代理组成,其特点在于交叉调试器和调试目标的运行环境相互分离,依赖调试代理来实现其调试会话。随着嵌入式硬件技术的发展,嵌入式应用的不断增长以及嵌入式系统复杂性不断提高,要求嵌入式软件的规模和复杂性也不断提高,嵌入式软件的质量和开发周期对产品的最终质量和上市时间起到决定性的影响,嵌入式软件调试工具的效率成为了人们关注的重点。本文详细介绍了基于DCC和JTAG的ARM 硬件仿真调试器的研究与设计过程。该硬件仿真调试器除了具有下载、断点、单步运行、连续运行、读写内存区域和对寄存器操作等基本调试功能外,还有通过使能DCC通道,来进行快速对目标机内存读写的功能。因为读写内存是调试过程中最常用的功能,这样就大大地提高了调试的效率。文中,首先对嵌入式系统开发和嵌入式调试器进行了全面的介绍。然后对当前嵌入式调试中应用最为广泛的JTAG技术和ARM中的JTAG原理作了详细介绍。接着对ARM片上调试原理进行了深入分析。最后,深入阐述了LambdaICE的设计、实现和测试过程。本硬件仿真器在设计过程中有两大特色:一是在进行大量数据的内存读写时,采用了DCC通道来进行数据传输,这样大大提高了调试器的内存读写速度;二是在保护或恢复上下文时(内核寄存器),采用了批量数据存储指令,这样极大地加快了停止和恢复运行的时间。

全文目录

摘要  4-5
Abstract  5-10
第1章引言  10-20
  1.1 嵌入式系统概述  10-14
    1.1.1 嵌入式系统  10-11
      1.1.1.1 嵌入式处理器  10-11
      1.1.1.2 嵌入式外围设备  11
      1.1.1.3 嵌入式操作系统  11
      1.1.1.4 嵌入式应用软件  11
    1.1.2 嵌入式系统开发  11-14
      1.1.2.1 嵌入式系统开发流程  11-12
      1.1.2.2 嵌入式系统软件开发  12-14
  1.2 嵌入式系统调试器概述  14-18
    1.2.1 嵌入式系统调试器  15
    1.2.2 嵌入式系统调试器的分类  15-18
      1.2.2.1 硬件调试器  15-17
      1.2.2.2 软件调试器  17-18
      1.2.2.3 模拟调试器  18
  1.3 本文研究目标  18-19
  1.4 本文章节安排  19-20
第2章 JTAG原理分析  20-34
  2.1 JTAG基本原理  20-25
    2.1.1 JTAG边界扫描的工作原理  20-21
    2.1.2 JTAG接口的内部结构  21-22
    2.1.3 TAP控制器的状态机  22-25
  2.2 ARM中的JTAG原理  25-34
    2.2.1 TAP控制器、指令寄存器、数据寄存器  25-27
    2.2.2 ARM7TDMI的扫描链  27-30
    2.2.3 TAP指令  30-34
第3章 ARM片上调试原理分析  34-46
  3.1 ARM7TDMI的EmbeddedICE  34-40
    3.1.1 EmbeddedICE结构  34-36
    3.1.2 实时监控单元  36-37
    3.1.3 外围控制单元  37-39
    3.1.4 调试通信通道  39-40
      3.1.4.1 DCC控制寄存器  39-40
      3.1.4.2 通过DCC通信  40
  3.2 ARM7TDMI片上调试的实现  40-46
    3.2.1 调试系统  40-41
    3.2.2 ARM7TDMI的调试模式  41-43
      3.2.2.1 暂停模式(Halt Mode)  42
      3.2.2.2 监控模式(Monitor Mode)  42-43
    3.2.3 断点和观察点  43-46
      3.2.3.1 断点  43-44
      3.2.3.2 观察点  44-46
第4章 LambdaICE的设计与实现  46-65
  4.1 总体设计  46-50
    4.1.1 交叉调试系统组成  46-47
    4.1.2 LambdaICE的运行环境  47
    4.1.3 LambdaICE系统结构  47-50
      4.1.3.1 JTAG接口层  48
      4.1.3.2 调试命令抽象层  48-49
      4.1.3.3 协议转换层  49-50
  4.2 运行设计  50-58
    4.2.1 LambdaICE总体运行流程  50-51
    4.2.2 LambdaICE读内存流程  51-53
      4.2.2.1 指令模拟方式读内存流程  52
      4.2.2.2 DCC方式读内存流程  52-53
    4.2.3 LambdaICE写内存流程  53-56
      4.2.3.1 指令模拟方式写内存流程  54-55
      4.2.3.2 DCC方式写内存流程  55-56
    4.2.4 利用STM指令实现高效的上下文保护流程  56-57
    4.2.5 利用LDM指令实现高效的上下文恢复流程  57-58
  4.3 接口设计  58-60
    4.3.1 JTAG接口层接口设计  58
    4.3.2 调试命令抽象层接口设计  58-59
    4.3.3 调试协议转换层接口设计  59-60
  4.4 DCC Handler的实现原理  60-65
    4.4.1 DCC Handler通信协议  60-61
    4.4.2 DCC Handler实现  61-65
第5章 LambdaICE的测试  65-67
  5.1 单元测试  65
  5.2 系统测试  65-66
  5.3 测试结果  66-67
结论  67-68
致谢  68-69
参考文献  69-70

基于DCC和JTAG的ARM硬件仿真调试器的研究与实现

内容摘要

全文目录

相似论文