学位论文 > 优秀研究生学位论文题录展示

基于Virtex-Ⅱ Pro系列FPGA的SAR实时成像处理器中FFT的硬件实现

作　者: 李明
导　师: 沈汀
学　校: 中国科学院研究生院（电子学研究所）
专　业: 通信与信息系统
关键词: 浮点FFT FPGA 合成孔径雷达实时成像处理器 R-D算法
分类号: TN957.52
类　型: 硕士论文
年　份: 2006年
下　载: 575次
引　用: 1次
阅　读: 论文下载

内容摘要

合成孔径雷达(SAR)利用合成孔径原理和脉冲压缩技术，突破了天线孔径对方位向分辨率的限制，实现了对远距离目标进行二维高分辨率成像，在军事和民用领域都取得了广泛的应用。快速傅立业变换(FFT)是雷达成像算法的核心，而雷达信号处理要求大动态范围和高精度使得其运算多用浮点格式完成。因此，如何快速有效的完成长点数浮点FFT便直接决定了SAR实时成像处理器的性能。常用的数据处理方案是采用高速DSP芯片实现，这种方法曾被认为是SAR实时处理最佳的硬件实现方案，但是近几年可编程器件的发展使得FPGA已经成为比DSP更优越的处理方式。本文的研究工作主要是围绕基于Xilinx公司Virtex-ⅡPro系列FPGA的浮点FFT运算单元的设计和SAR实时成像处理器展开的。第二章介绍了合成孔径雷达成像的基本原理，分析了距离向分辨率和方位向分辨率。最后详细介绍了雷达成像算法常用的距离-多普勒(R-D)算法，并给出了基于R-D算法的SAR实时成像处理器结构框图。第三章主要讨论了论文中所用Xilinx公司Virtex-ⅡPro系列FPGA的性能、结构及其开发流程，并对其相应的开发平台ISE7.X和仿真工具ModelSim作了概括性的介绍。第四章深入研究了基-2、基-4FFT算法，实现了基于Xilinx公司的Virtex-ⅡPro系列XC2VP100芯片的16K点浮点FFT运算单元，给出了FFT运算单元各模块的详细设计过程并给出了仿真结果。最后验证了本设计方案的正确性并和传统的使用专用DSP实现浮点FFT变换作了比较。第五章首先针对一套典型的机载SAR系统对其系统参数、技术指标进行了分析讨论，并详细分析了该SAR系统实时成像处理器参数。提出了基于XILINX公司Virtex-ⅡPro系列FPGA的实时成像处理器设计方案，给出了实时成像处理器主要模块基于Virtex-ⅡPro系列FPGA的硬件实现方案并对其可行性进行了详细的论证。

全文目录

研究成果声明  3
关于学位论文使用权的说明  3-4
摘要  4-5
Abstract  5-10
第一章绪论  10-16
  1.1 合成孔径雷达的历史和发展概述  10-11
  1.2 SAR实时成像数字处理技术  11-14
  1.3 本文的主要内容和贡献  14-16
第二章合成孔径雷达成像基本原理及成像算法  16-30
  2.1 引言  16
  2.2 匹配滤波基本原理  16-18
  2.3 距离向分辨率  18-21
    2.3.1 SAR距离向分辨率  18-19
    2.3.2 线性调频信号及其匹配滤波  19-20
    2.3.3 脉冲压缩后距离分辨率讨论  20-21
  2.4 方位向分辨率  21-25
    2.4.1 回波信号的多普勒历程及其参数  22-25
  2.5 实时成像处理器算法  25-29
    2.5.1 SAR成像算法概述  25
    2.5.2 R-D算法  25-29
  2.6 小结  29-30
第三章 XILINX公司VIRTEX-ⅡPRO系列FPGA及其开发平台  30-36
  3.1 XILINX大规模VIRTEX-ⅡPRO系列FPGA及设计流程  30-33
  3.2 XILINX ISE7.X开发平台简介  33-35
  3.3 MODELSIM仿真软件  35
  3.4 小结  35-36
第四章基于VIRTEX-ⅡPRO系列FPGA的FFT运算单元设计  36-67
  4.1 快速傅立叶变换(FFT)  36-42
    4.1.1 FFT算法原理  36-37
    4.1.2 基-2FFT算法  37-40
    4.1.3 基-4 FFT算法  40-42
  4.2 基于VIRTEX-ⅡPRO系列FPGA的FFT运算单元设计  42-65
    4.2.1 蝶形运算单元  43-52
      4.2.1.1 IEEE浮点标准  44-45
      4.2.1.2 浮点加减法器  45-48
      4.2.1.3 浮点乘法器  48-49
      4.2.1.4 蝶形运算单元实现  49-52
    4.2.2 存储单元  52-54
    4.2.3 地址产生单元  54-62
      4.2.3.1 输入存储器地址产生器  54-60
      4.2.3.2 旋转因子存储器地址产生器  60-62
      4.2.3.3 输出存储器地址产生器  62
    4.2.4 控制单元  62-64
    4.2.5 硬件选择及验证  64-65
      4.2.5.1 选用VC2VP100的可行性  64
      4.2.5.2 验证FFT运算单元的正确性  64-65
  4.3 方案分析  65-66
  4.4 小结  66-67
第五章基于VIRTEX-ⅡPRO系列FPGA的SAR实时成像处理器设计  67-87
  5.1 概述  67
  5.2 SAR系统参数、指标、分析  67-72
    5.2.1 SAR指标要求  67-68
    5.2.2 SAR系统参数  68
    5.2.3 系统理论技术指标分析  68-70
    5.2.4 实时成像处理器的参数计算  70-72
  5.3 实时成像处理器实现方案  72-86
    5.3.1 预处理器设计  73-77
      5.3.1.1 预处理原理  74
      5.3.1.2 方位向预处理算法及硬件实现  74-76
      5.3.1.3 可行性分析  76-77
    5.3.2 距离向压缩模块  77-79
      5.3.2.1 距离向压缩原理  77-78
      5.3.2.2 硬件实现方案及可行性分析  78-79
    5.3.3 转置存储器  79-83
      5.3.3.1 转置存储器工作原理  80
      5.3.3.2 硬件实现方案及可行性分析  80-83
    5.3.4 方位压缩模块  83-86
      5.3.4.1 方位向压缩原理  83-84
      5.3.4.2 硬件实现方案及可行性分析  84-86
  5.4 小结  86-87
第六章结束语  87-89
  6.1 论文工作的总结  87
  6.2 进一步的研究工作和展望  87-89
参考文献  89-93
作者攻读硕士学位期间发表的主要论文  93-94
致谢  94

基于Virtex-Ⅱ Pro系列FPGA的SAR实时成像处理器中FFT的硬件实现

内容摘要

全文目录

相似论文