学位论文 > 优秀研究生学位论文题录展示

基于FPGA的超椭圆曲线码系统的研究与实现

作　者: 宋永刚
导　师: 鲍可进
学　校: 江苏大学
专　业: 计算机应用技术
关键词: 超椭圆曲线密码 FPGA 有限域多项式环除子标量乘
分类号: TP309.7
类　型: 硕士论文
年　份: 2006年
下　载: 137次
引　用: 1次
阅　读: 论文下载

内容摘要

随着计算机技术和网络通信技术的飞速发展，尤其是电子商务和电子政务的广泛应用，信息安全越来越受到人们的重视。密码学作为信息安全的重要组成部分也成为当前计算机科学领域一个十分活跃的研究课题。超椭圆曲线密码体制(Hyperelliptic Curve Cryptography，HECC)是比椭圆曲线密码体制(Elliptic CurveCryptography，ECC)更难攻破的一种密码体制。目前，HECC的理论已经基本成熟，国内外对HECC的研究主要集中在如何实现上。因为HECC的加密强度很高、计算复杂性也很大，所以实现HECC，对于增强信息系统的安全性和研究更高强度的加密系统都有着重要的理论意义和较高的使用价值。另外，HECC可以在比ECC更小的基域上达到相同的加密强度，因此在嵌入式系统中，HECC将会有很大的应用前景。论文首先介绍了基于现场可编程门阵列(Field Programable Gate Array，FPGA)的超椭圆曲线密码系统的研究背景、数学基础、相关算法及关键技术，着重介绍了与论文相关的公钥密码基础、椭圆曲线密码系统、超椭圆曲线密码和超椭圆曲线密码系统、相关的算法和目前已有的研究成果。同时还概括介绍了文中所研究的主要内容和解决方案。接着介绍了有限域算法，多项式环算法、除子加算法的改进、设计与实现。文中对已有的关于算法实现的论文深入研究，对其设计思想、硬件结构进行了较为详细的探讨。主要内容包括：多位并行的域乘法器、域求逆器、多项式环最大公约数(Greatest Common Divisor，GCD)运算器和除子加运算器等。与前人相比，文中采用了提高底层并行性、降低上层并行性的除子加运算器结构。底层采用4位并行的域乘法器，2位并行的域求逆器，以及按显式GCD算法实现的多项式环GCD；上层采用单个多项式环加法、乘法、除法、GCD模块，不同运算模块之间可以并行。每一部分的实现都给出设计的硬件原理图和实现结果与已有成果的比较。另外，每一部分都给出了一些计算的实例。实验表明，文中的实现速度比T.Charles Clancy给出的采用4位并行混合域乘法器的实现结果要快13％，芯片面积减少44％。与其未使用混合域乘法器的实现结果相比，速度快了近一倍，芯片面积仅增加60％。文中最后分别给出了只采用一个带有倍加功能的除子加模块实现标量乘的仿真系统以及采用专门的倍加模块和除子加模块实现标量乘的仿真系统。文中对两种方案进行比较，并给出一些仿真的实例。

全文目录

第一章绪论  12-18
  1.1 研究背景  12-13
  1.2 研究进展  13-15
  1.3 论文的研究内容及主要工作  15-16
  1.4 论文结构概要  16-18
第二章超椭圆曲线密码系统概述  18-31
  2.1 密码学基础  18-22
    2.1.1 群  18-19
    2.1.2 环  19
    2.1.3 有限域  19-21
    2.1.4 公钥密码  21-22
  2.2 椭圆曲线密码  22-24
    2.2.1 椭圆曲线  22
    2.2.2 椭圆曲线上的群  22-23
    2.2.3 椭圆曲线离散对数问题  23
    2.2.4 椭圆曲线上的公钥密码  23-24
  2.3 超椭圆曲线密码  24-28
    2.3.1 超椭圆曲线  24
    2.3.2 除子的定义  24-26
    2.3.3 Cantor算法  26-27
    2.3.4 Jacobian群  27-28
  2.4 安全超椭圆曲线  28-29
  2.5 超椭圆曲线密码系统  29-30
    2.5.1 HC-EIGamal加密算法  29
    2.5.2 数字签名算法  29-30
  2.6 小结  30-31
第三章 FPCA及开发工具简介  31-37
  3.1 FPGA的结构与特点  31-33
    3.1.1 FPGA的结构  31-32
    3.1.2 SRAM查找表型的FPGA  32
    3.1.3 可编程互连线(PI)  32
    3.1.4 stratix器件的高性能架构  32-33
  3.2 使用 QuartusⅡ设计软件  33-35
    3.2.1 设计输入  33-34
    3.2.2 设计处理  34-35
    3.2.3 仿真验证  35
  3.3 VHDL语言简介  35-36
  3.4 小结  36-37
第四章有限域算法的实现  37-59
  4.1 有限域加法  37
  4.2 有限域乘法  37-46
    4.2.1 串行乘法器  38-43
    3.2.2 混合乘法器  43-46
  4.3 有限域平方  46
  4.4 有限域求逆  46-57
    4 4 1 EEA算法  47-49
    4.4.2 MIMA算法  49-52
    4.4.3 EEA算法和 MIMA算法的比较  52-53
    4.4.4 改进的MIMA算法  53-57
  4.5 实现结果及比较  57-59
第五章多项式环的实现  59-78
  5.1 多项式环加法  59
  5.2 多项式环乘法  59-63
  5.3 多项式环除法  63-67
  5.4 多项式环平方  67-68
  5.5 多项式环 GCD  68-75
  5.6 实现结果及比较  75-78
第六章超椭圆曲线除子加的实现  78-85
  6.1 Cantor算法  78-79
  6.2 复合  79-80
  6.3 规约  80
  6.4 除子加运算器硬件设计  80-82
  6.5 除子倍加  82-83
  6.6 实现结果及比较  83-85
第七章超椭圆曲线标量乘的仿真实现  85-90
  7.1 除子标量乘法  85-87
  7.2 协处理器实现方法  87-88
  7.3 协处理器仿真结果及比较  88-89
  7.4 小结  89-90
第八章结束语  90-92
  8.1 工作总结  90-91
  8.2 下一步工作展望  91-92
参考文献  92-95
致谢  95-96
发表文章  96-97
附录  97-109
  附录1除子加(Cantor算法)模块控制器的VHDL程序  97-109

基于FPGA的超椭圆曲线码系统的研究与实现

内容摘要

全文目录

相似论文