学位论文 > 优秀研究生学位论文题录展示

基于标准CMOS工艺的电压型多值逻辑电路设计

作　者: 雷晶
导　师: 杭国强
学　校: 浙江大学
专　业: 电路与系统
关键词: 集成电路 多值逻辑 多输入浮栅MOS晶体管 开关-信号理论 DPL
分类号: TN432
类　型: 硕士论文
年　份: 2006年
下　载: 115次
引　用: 1次
阅　读: 论文下载
 

内容摘要


多值逻辑电路在提高信号线携带信号量方面,显示了强大的优势,为解决集成电路中互连线增多带来的一系列问题提供了一条有效的解决途径。而在电压型多值逻辑电路中为了实现多级开启阈,普遍采用控制杂质原子的离子注入到MOS管的沟道区中来实现,不仅增加了工艺和工序的难度,也增加了制造的成本。多输入浮栅MOS晶体管(Neuron MOSFET,简写为neuMOS或vMOS)具有在栅上对所有输入信号进行加权求和的功能,以其强大的单元晶体管功能、可在标准CMOS工艺条件下实现多级阈值控制等特点,日益受到重视。本文在对器件的特性进行分析的基础上,对多输入浮栅MOS晶体管在电压型多值逻辑电路中的应用进行了研究。 从基本性能、基本结构、基本电路、浮栅比例因子等方面,对多输入浮栅MOS晶体管的特性进行了较系统的分析。利用多输入浮栅MOS的SPICE模型,对可变阈值特性进行了深入研究,重点分析了互补结构的阈值可变的特性,为多输入浮栅MOS晶体管在多值逻辑电路中的设计与应用提供了理论指导。 以开关-信号理论为指导,建立了描述多输入浮栅MOS开关栅极输入、传输源以及电路电压阈值三者之间相互作用关系的传输运算表达式,对于每个多输入浮栅MOS管的逻辑功能均采用公式化表示。以此理论为设计指导,采用多输入浮栅MOS实现了三值逻辑电路的基本逻辑器件。 进一步提出一种类似于DPL(Double Pass-Transistor Logic)结构的静态和动态电压型CMOS三值电路设计方案。由于电路中同时采用pMOS和nMOS两种传输管,从而保证了输出信号具有完整的逻辑摆幅和高噪声容限。 文中所有设计方案皆基于标准CMOS工艺而无需修改阈值电压,且结构较简单。对所设计的电路采用TSMC 0.35μm双层多晶硅工艺参数进行了HSPICE模拟,大量的模拟结果都表明这些设计的正确性。

全文目录


摘要  2-3
Abstract  3-5
目录  5-7
第一章 绪论  7-13
  1.1.引言  7
  1.2.研究背景  7-8
  1.3.多值逻辑研究现状和优点  8-11
    1.3.1.多值逻辑研究现状  8-9
    1.3.2.多值逻辑优点  9-11
  1.4.多输入浮栅MOS在多值逻辑电路中的研究现状  11-12
  1.5.本文的内容安排  12-13
第二章 多输入浮栅MOS器件分析  13-31
  2.1.多输入浮栅MOS基本结构和性能分析  13-20
    2.1.1.多输入浮栅MOS基本结构  13-15
    2.1.2.多输入浮栅MOS性能分析  15-17
    2.1.3.多输入浮栅MOS的SPICE等效电路模型  17-19
    2.1.4.多输入浮栅MOS主要特点  19-20
  2.2.两个基本电路结构  20-26
    2.2.1.互补管基本结构  21-22
    2.2.2.源极跟随器  22-26
  2.3.多输入浮栅MOS可变阈值研究  26-30
    2.3.1.多输入浮栅MOS可变阈值特性  27-28
    2.3.2.互补结构可变阈值特性  28-30
  2.4.本章小结  30-31
第三章 基于开关-信号理论的MVL电路设计  31-58
  3.1.开关—信号理论基础  31-34
  3.2.三值文字电路设计  34-38
  3.3.三值反相器／缓冲器设计  38-43
    3.3.1 采用文字电路与CMOS传输门的反相器混和设计  38-40
    3.3.2.基于开关理论的反相器设计  40-42
    3.3.3.基于开关理论的缓冲器设计  42-43
  3.4.采用变源传输的三值与、或门电路设计  43-50
    3.4.1.三值与门设计  44-47
    3.4.2.三值或门设计  47-50
  3.5.三值T门设计  50-52
  3.6.三值编码和译码器  52-57
    3.6.1.译码电路  52-54
    3.6.2.编码电路  54-57
  3.7.本章小结  57-58
第四章 DPL结构的MVL电路设计  58-82
  4.1.双传输管逻辑  58-59
  4.2.阈值辨别电路  59-60
  4.3.静态DPL结构三值逻辑电路设计  60-70
    4.3.1.三值文字电路设计  60-64
    4.3.2.三值缓冲器／反相器设计  64-66
    4.3.3.三值与／与非门设计  66-68
    4.3.4.三值或／或非门设计  68-70
  4.4.动态DPL结构三值逻辑电路设计  70-80
    4.4.1.三值文字电路设计  71-74
    4.4.2.三值缓冲器／反相器设计  74-76
    4.4.3.三值与／与非门设计  76-78
    4.4.4.三值或／或非门设计  78-80
  4.5.本章小结  80-82
第五章 总结与展望  82-83
  5.1.全文总结  82
  5.2.下一步工作及展望  82-83
参考文献  83-88
攻读硕士期间发表的学术论文  88-89
致谢  89

相似论文

  1. 集成电路企业税收筹划研究,F406.72
  2. 用于集成式ATCXO的EEPROM修调电路设计,TP333
  3. ZXGJ公司采购与供应风险研究,F426.6
  4. 项目质量管理在集成电路封装业中的运用,F416.6
  5. 时钟网格在ASIC设计中的应用,TN402
  6. 集成电路布图设计独创性问题研究,D923.4
  7. 数字集成电路测试仪测试通道电路设计,TN407
  8. 深亚微米光阻残留颗粒的研究,TN405
  9. 用于超大规模集成电路的多栅MOSFET研究,TN386
  10. CSMC公司集成电路设计项目时间管理的研究,F272
  11. 半导体元器件产品渠道销售管理策略分析,F426.6
  12. 针对混合信号测试的高效ATE测试解决方法的研究与实现,TM935
  13. IC设计环境中安全架构与性能监控机制的设计与实现,TP393.08
  14. 基于OR1200的嵌入式SoC以太网网关的研究与设计,TP368.11
  15. 集成电路测试仪控制电路与分选系统接口技术研究,TN407
  16. VLSI测试系统 直流参数测量子系统的实现,TN47
  17. 项目管理在集成电路设计项目中的应用,TN402
  18. 失效分析在DRAM产品中的应用,TN407
  19. S波段GaN基HEMT内匹配平衡功率放大器研究,TN722.75
  20. 符号化仿真器用于CMOS模拟集成电路设计自动化的新进展,TN432
  21. SISC基于市场环境的技术战略及其应用研究,TN43-2

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 半导体集成电路（固体电路） > 场效应型
© 2012 www.xueweilunwen.com