学位论文 > 优秀研究生学位论文题录展示

用于24比特音频DAC的单环单比特Σ-Δ调制器的设计与FPGA实现

作　者: 李笑笑
导　师: 李章全
学　校: 上海交通大学
专　业: 电路与系统
关键词: Σ-Δ 调制器升采样滤波器零点优化 FPGA
分类号: TN761
类　型: 硕士论文
年　份: 2010年
下　载: 139次
引　用: 1次
阅　读: 论文下载

内容摘要

Sigma-Delta(Σ-Δ)模数/数模转换技术利用过采样和噪声整形来达到较高的解析度,它主要用于处理中低频信号。随着大规模集成电路的高速发展,拥有易集成优势和良好性能的Σ-Δ调制技术越来越受到广泛的关注,尤其是在音频处理领域。本文期望在熟悉现有的Σ-Δ调制技术的基础上,研究一种结构简单,性能优良,并且能应用于音频处理的24位高精度DAC。针对音频处理的特殊应用,本文对DAC中的调制器零极点进行了特殊的优化,使其在降低信号带内噪声的同时,也对人耳听觉系统更加友好,从而达到更加优良的性能。另外,由于传统的单比特Σ-Δ调制器通常伴随着非常严重的样式噪声( pattern noise),损害了它在音频领域的广泛应用,本文同时在调制器中加入随机抖动信号,以牺牲少量噪底的代价来换取较高的线性度。最后,考虑到设计的具体实现,本文采用CSD方法来表示每一个乘法系数,将乘法简化为最少次数的移位加运算,从而大大减少了硬件资源的使用。在本文的第五部分,将利用Σ-ΔDAC中数字电路占主导以及FPGA验证周期短等优势,具体介绍将本设计在FPGA上实现的方法与流程。验证结果表明,本文设计的音频Σ-ΔDAC (包括前端的升采样滤波器和Σ-Δ调制器)的输入范围为-5.1dBFS,且在半幅输入的情况下得到了138.4dB的SINAD和-165dB的THD,完全达到了预期24比特解析度的目标。

全文目录

摘要  6-7
ABSTRACT  7-13
第一章绪论  13-16
  1.1 Σ-Δ转换器的研究背景和发展  13
  1.2 Σ-ΔDAC 的研究现状及研究意义  13-14
  1.3 本文的主要研究内容及组织结构  14-16
第二章 Σ-Δ调制器的基本原理  16-38
  2.1 ADC 与DAC 的定义、应用与性能  16-19
  2.2 Σ-ΔADC 与DAC 的结构、性能与关键技术  19-24
    2.2.1 基本结构  19-20
    2.2.2 重要的性能  20-24
  2.3 频谱分析原理  24-27
  2.4 Σ-Δ调制器的结构与性能  27-36
    2.4.1 单环Σ-Δ调制器  27-33
    2.4.2 级联型Σ-Δ调制器  33-36
  2.5 本章小结  36-38
第三章 24 比特Σ-ΔDAC 的设计与MATLAB 仿真  38-51
  3.1 结构选取  38-40
  3.2 升采样滤波器的设计  40-44
  3.3 单环四阶Σ-Δ调制器的设计  44-47
    3.3.1 NTF 的导出  44-45
    3.3.2 NTF 设计的流程  45-47
  3.4 调制器的具体实现  47-50
  3.5 本章小结  50-51
第四章针对音频应用的设计优化与实现  51-60
  4.1 NTF 的优化  51-53
    4.1.1 优化基本方法  51-52
    4.1.2 零点最优化分布  52-53
  4.2 增加系统稳定性  53-54
  4.3 量化器输入端随机加抖  54-59
  4.4 本章总结  59-60
第五章 Σ-Δ调制器与升采样滤波器的FPGA 电路实现  60-68
  5.1 系数定点化  60-63
  5.2 系数的CSD 实现  63-65
  5.3 电路FPGA 实现与性能分析  65-67
  5.4 本章小结  67-68
第六章结论与展望  68-70
参考文献  70-73
附录1: NTF 设计代码  73-76
附录2 CSD 算法代码  76-78
致谢  78-79
攻读硕士学位期间已发表或录用的论文  79

用于24比特音频DAC的单环单比特Σ-Δ调制器的设计与FPGA实现

内容摘要

全文目录

相似论文