学位论文 > 优秀研究生学位论文题录展示

小数频率综合器设计

作　者: 周超
导　师: 刘章发
学　校: 北京交通大学
专　业: 微电子学与固体电子学
关键词: 小数分频 Sigma-Delta鉴频鉴相器电荷泵压控振荡器相位噪声
分类号: TN74
类　型: 硕士论文
年　份: 2010年
下　载: 99次
引　用: 0次
阅　读: 论文下载

内容摘要

频率综合器中包含了高频的压控振荡器、预分频器,低频的电荷泵、滤波器和大量的数字逻辑电路,是个复杂的射频、模拟、数字混合系统,在设计中就需要对许多参数进行折衷,如相位噪声、建立时间、功耗、面积、匹配等。本文采用中芯国际0.18um模拟/射频工艺（smic18mmrf）提出了一种高频普纯度、高分辨率、低相位噪声、多频带输出的小数频率综合器系统,能够兼容目前广泛使用的多种无线通信标准和卫星定位系统。首先在系统级层次采用Verilog-A语言对小数频率综合器进行了行为级建模和仿真,并确定频率综合器中电荷泵电流、振荡器的压控增益以及环路滤波器中电容和电阻等参数。其次对频率综合器中的各个单元电路进行了设计和实现,其中预分频器采用基于电流模逻辑（CML）技术实现了高频工作,可编程分频器采用一般数字电路技术实现了128-256任意分频；小数分频器采用三阶级联Sigma-Delta调制器（SDM_MSAH₁-1-1）调制,以抑制小数杂闪；压控振荡器采用数字调谐技术以实现多频输出和宽带工作,其频率调谐范围为900MHz-2250MHz,相位噪声小于89dBc/Hz@100kHz。最后对整个频率综合器进行了系统仿真和验证,其锁定时间小于30us,实现了快速锁定。

全文目录

致谢  5-6
中文摘要  6-7
ABSTRACT  7-10
1 引言  10-14
  1.1 课题研究背景  11-12
  1.2 频率综合器的基本结构  12-13
  1.3 论文的主要工作与贡献  13
  1.4 论文的组织安排  13-14
2 频率综合器的基本结构和性能指标  14-20
  2.1 小数频率综合器基本结构  14-15
  2.2 性能指标  15-20
    2.2.1 频谱纯度  15-18
    2.2.2 分辨率  18
    2.2.3 锁定时间  18-20
3 小数频率综合器的行为级建模和仿真  20-30
  3.1 行为级建模的必要性  20-22
  3.2 基于Verilog-A的行为级模型设计  22-28
    3.2.1 鉴频鉴相器模型  22-24
    3.2.2 压控振荡器/分频器模型  24
    3.2.3 压控振荡器/分频器模型  24-25
    3.2.4 Sigma-Dtaa调制器模型  25-28
  3.3 行为级模型系统仿真结果  28-30
4 小数频率综合器的电路设计和实现  30-46
  4.1 鉴频鉴相器  30-32
    4.1.1 鉴频鉴相器电路设计  30
    4.1.2 仿真结果  30-32
  4.2 电荷泵  32-33
    4.2.1 电荷泵电路设计  32-33
    4.2.2 仿真结果  33
  4.3 压控振荡器  33-39
    4.3.1 压控振荡器电路设计  33-36
    4.3.2 压控振荡器相位噪声考虑  36-37
    4.3.3 仿真结果  37-39
  4.4 分频器  39-42
    4.4.1 预分频器  39-41
    4.4.2 可编程分频器  41-42
  4.5 版图设计考虑  42-44
  4.6 频率综合器系统仿真结果  44-46
5 结论  46-47
参考文献  47-48
附录A  48-52
作者简历  52-54
学位论文数据集  54

小数频率综合器设计

内容摘要

全文目录

相似论文