学位论文 > 优秀研究生学位论文题录展示

DSP算法不同平台上的实现、性能研究与优化

作　者: 阮孝莉
导　师: 李哲英
学　校: 北京交通大学
专　业: 微电子学与固体电子学
关键词: DSP算法软件 FPGA ASIC DRRA 算法实现速度/功耗优化
分类号: TN431.2
类　型: 硕士论文
年　份: 2010年
下　载: 69次
引　用: 0次
阅　读: 论文下载

内容摘要

速度与功耗是数字处理技术中关键的两个因素。因为需要处理与传输的信息量激增,所以速度尤为重要。同时,能源的短缺、便携产品以及特殊应用领域对信息处理设备的要求,促使人们开始重视数字处理系统的功耗问题。由于数字信息处理都是通过算法来实现,因此,研究如何从速度与功耗这两个方面优化数字信号处理算法的实现系统是非常重要的。从算法到实现的映射包含两个层次：较高的控制流与数据流层次即算法层,与较低的实现层次,每个层次的映射对算法最终实现的性能都有着极大的影响。此外,每个数字信号处理算法的数据流与控制机制有着很大不同,导致实现结构的不同。因而,本论文从优化速度与功耗的角度出发,研究不同平台实现算法时不同的性能优化方法,针对三个不同的数字信号处理算法,在不同的平台上完成它们的实现,并作速度与功耗的比较。本论文研究并实现的三个DSP算法是：FFT、FIR、Viterbi解码的实现,这三个算法在数字领域如无线通信、音频视频处理、互联网等领域应用得非常普遍。论文利用软件、FPGA和ASIC三种不同的平台技术,分别实现了这三种算法,并对实现结果的技术性能进行了分析研究。在此基础上,对一种新的针对速度和功耗优化的平台DRRA (Dynamically Reconfigurable Resources Array,由KTH开发)进行了前沿性应用研究,并对DSP算法在DRRA上的实现做出了总结。此外,论文还研究了FPGA的功耗测试方法,构建了两种FPGA功耗测试平台,并从数学理论上对两种平台的测试结果和测量误差进行了推导。

全文目录

致谢  5-6
中文摘要  6-7
ABSTRACT  7-11
1 引言  11-14
  1.1 课题研究背景与现状  11
  1.2 论文目标  11-13
  1.3 论文结构  13-14
2 DSP算法原理及实现平台介绍  14-24
  2.1 FIR算法  14-16
    2.1.1 FIR的定义  14-15
    2.1.2 实现FIR滤波器的基本操作与数据流  15
    2.1.3 FIR滤波器的性质  15-16
  2.2 FFT算法  16-19
    2.2.1 FFT定义  16-17
    2.2.2 基2按时间抽取FFT算法原理  17-19
  2.3 Viterbi译码算法  19-22
    2.3.1 Viterbi译码算法的重要性  19
    2.3.2 Viterbi译码算法的概念  19-20
    2.3.3 算法描述  20-22
  2.4 DSP算法的实现平台简介  22-24
3 软件平台上的算法实现与分析  24-38
  3.1 FFT算法实现  24-30
    3.1.1 基2FFT算法  24-25
    3.1.2 程序流程图  25-29
    3.1.3 结果验证与性能分析  29-30
  3.2 Viterbi译码算法  30-32
    3.2.1 Viterbi译码算法的软件实现流程  30
    3.2.2 程序流程图  30-31
    3.2.3 结果验证与性能分析  31-32
  3.3 FIR算法  32-37
    3.3.1 FIR滤波器系数设计  32-33
    3.3.2 程序流程图  33-34
    3.3.3 结果验证与性能分析  34-37
  3.4 小结  37-38
4 硬件平台上的算法实现与分析  38-62
  4.1 FFT处理器  39-46
    4.1.1 硬件结构  39-44
    4.1.2 功能验证  44-46
  4.2 Viterbi译码器  46-51
    4.2.1 硬件结构  46-49
    4.2.2 功能验证  49-51
  4.3 FIR滤波器  51-53
    4.3.1 硬件结构  51-52
    4.3.2 功能验证  52-53
  4.4 三种DSP算法硬件实现的逻辑综合  53-57
    4.4.1 逻辑综合概述  54-57
    4.4.2 逻辑综合结果与分析  57
  4.5 三种DSP算法的FPGA实现  57-60
    4.5.1 FPGA实现验证  57-58
    4.5.2 结果分析  58-60
  4.6 小结  60-62
5 新平台-DRRA的研究  62-68
  5.1 DRRA结构  62-63
  5.2 运算单元  63-65
  5.3 DSP算法在DRRA中的映射  65-68
    5.3.1 FIR滤波器  65-66
    5.3.2 FFT处理器  66-68
6 FPGA功耗测试研究  68-75
  6.1 第一种功耗测试平台及误差分析  69-70
    6.1.1 测试平台  69-70
    6.1.2 误差分析  70
  6.2 第二种功耗测试平台及误差分析  70-75
    6.2.1 测试平台  70-72
    6.2.2 误差分析  72-75
7 结论与展望  75-76
参考文献  76-78
作者简历  78-80
学位论文数据集  80

DSP算法不同平台上的实现、性能研究与优化

内容摘要

全文目录

相似论文