学位论文 > 优秀研究生学位论文题录展示

AES加密算法及其错误检测的硬件实现

作　者: 郑婷婷
导　师: 叶哲江
学　校: 昆明理工大学
专　业: 通信与信息系统
关键词: AES 加密 CRC FPGA
分类号: TP309.7
类　型: 硕士论文
年　份: 2009年
下　载: 35次
引　用: 0次
阅　读: 论文下载

内容摘要

随着信息技术的高速发展,计算机网络已渗透到社会生活的各个领域,它以其方便、快捷受到了人们的青睐,但我们在享用其种种优势的同时,信息的安全性也显得格外重要。加密作为信息安全中一个最为有力的武器,正在发挥着重要作用。Rijndael算法是美国国家标准与技术研究所于2000年宣布作为高级加密标准(AES),并于2002年5月正式生效,AES算法将在今后很长一段时间内,在信息安全中扮演重要角色。本文就是针对信息在网络中传输的安全性问题,提出了在硬件上实现AES加密和解密算法。在一片FPGA中实现加解密算法具有快速、灵活、开发周期短、安全性高等优点。本设计主要针对数据长度128位,密钥长度128位的AES算法进行了加解密设计,并对其进行了仿真和分析。本文设计的AES加解密系统吞吐量虽然不是最大的,但占用的资源量少于多数设计,在有限的资源量下实现了加解密运算,有较高的实用价值。为了更好的保证传输数据的安全,本设计还加入了在FPGA上实现循环冗余校验(CRC),对传输数据进行差错检测。CRC是一种实现简单、校验能力很强的校验编码,被广泛使用在数据校验应用中。本设计可以对多种数据位进行CRC计算,并对其进行了仿真和分析。设计中,利用QUARTUSⅡ开发工具进行代码的编写工作和综合编译工作,在MODELSIM中进行仿真并给出了各个模块和整个设计的仿真测试结果,实现了在FPGA中实现AES加解密算法和差错检测。

全文目录

摘要  3-4
Abstract  4-10
第一章引言  10-16
  1.1 课题研究背景  10-12
    1.1.1 数据加密标准的发展  10
    1.1.2 FPGA的特点  10-11
    1.1.3 国内外研究现状  11-12
  1.2 研究意义及目的  12-13
  1.3 论文的工作内容  13-14
  1.4 论文的组织结构  14-16
第二章密码学概要  16-26
  2.1 网络信息保密的意义  16
  2.2 密码学相关概念  16
  2.3 密码系统  16-18
    2.3.1 密码系统的定义  16-17
    2.3.2 密码系统安全的条件  17-18
    2.3.3 密码系统的分类  18
  2.4 网络安全模型  18-19
  2.5 密码体制  19-21
    2.5.1 对称密码体制  19-20
    2.5.2 非对称密码体制  20-21
  2.6 密钥管理  21-24
    2.6.1 密钥的生成与安全存储  21-22
      2.6.1.1 密钥的生成  21-22
      2.6.1.2 密钥的安全存储  22
    2.6.2 密钥的协商与分发  22-24
      2.6.2.1 秘密密钥的分发  23
      2.6.2.2 公开密钥的分发  23-24
  2.7 关于AES  24-26
第三章 AES加密算法  26-34
  3.1 AES介绍  26-27
  3.2 AES算法说明  27-31
    3.2.1 状态、密钥和轮数  27-28
    3.2.2 轮函数  28-31
      3.2.2.1 字节代换(SubBytes)  28-29
      3.2.2.2 行移位(ShiftRows)  29-30
      3.2.2.3 列混合(MixColumns)  30-31
      3.2.2.4 密钥加(AddRoundKey)  31
  3.3 密钥编排  31-33
  3.4 算法性能解析  33-34
第四章差错控制编码  34-41
  4.1 差错控制的基本概念  34
  4.2 线性分组码  34-36
  4.3 循环码  36-37
  4.4 循环冗余校验(CRC)码  37-41
    4.4.1 CRC的分类  37-38
    4.4.2 CRC的原理简介  38-41
      4.4.2.1 CRC生成基本理论  38-39
      4.4.2.2 CRC产生的操作过程  39-40
      4.4.2.3 CRC检验基本理论  40-41
第五章开发环境介绍  41-51
  5.1 系统开发环境  41-45
    5.1.1 硬件开发平台  41-42
    5.1.2 软件开发工具  42-45
  5.2 硬件描述语言HDL  45-49
    5.2.1 VHDL  46
    5.2.2 Verilog HDL  46-49
    5.2.3 两种语言的比较  49
  5.3 仿真的概念与ModelSim仿真工具  49-51
    5.3.1 仿真简介  49-50
    5.3.2 ModelSim仿真工具  50-51
第六章高级加密标准的FPGA设计  51-63
  6.1 AES加解密系统的实现方式  51
  6.2 总体设计方案  51-52
  6.3 AES加解密系统的基本结构  52-55
    6.3.1 AES加密模块结构  54
    6.3.2 AES解密模块结构  54-55
  6.4 AES加解密结构设计  55-63
    6.4.1 AES加密结构设计  55-58
    6.4.2 AES加密结构设计性能分析  58-59
    6.4.3 AES解密结构设计  59-61
    6.4.4 AES解密结构设计性能分析  61-63
第七章 CRC算法的FPGA设计  63-68
  7.1 比特型算法  63
  7.2 比特型算法的仿真  63
  7.3 查表型算法  63-64
  7.4 查表型算法的仿真  64
  7.5 并行数据算法  64-65
  7.6 并行算法的仿真  65-68
第八章总结  68-69
  8.1 结论  68
  8.2 展望  68-69
致谢  69-70
参考文献  70-73
附录攻读硕士学位期间完成的主要论文  73

AES加密算法及其错误检测的硬件实现

内容摘要

全文目录

相似论文