学位论文 > 优秀研究生学位论文题录展示

基于硬件性能监视的性能测试技术研究

作　者: 邹文
导　师: 王正华
学　校: 国防科学技术大学
专　业: 计算机科学与技术
关键词: 性能测试硬件性能监视硬件计数器底层接口 cache特征参数测试程序
分类号: TP306
类　型: 硕士论文
年　份: 2004年
下　载: 117次
引　用: 1次
阅　读: 论文下载

内容摘要

近年来,各种高性能计算机不断涌现并得到广泛使用,机器的峰值性能不断提高。但是实际应用程序获得的持续性能并未随着机器峰值性能的提高而同比例提高,两者的差距日益扩大。程序性能优化是解决该问题的有效途径之一。在程序性能优化过程中,首先必须找出影响程序性能的主要原因,然后有针对性地对应用程序代码和数据结构进行改进。性能测试是理解程序行为的基础,对识别程序性能瓶颈,了解软/硬件资源利用情况和程序对机器性能的发挥程度具有重要作用。此外,程序性能的客观评价也离不开程序性能测试。本文围绕性能测试,以减少测试时系统开销和提供可靠、准确、丰富的性能数据为目的,对基于硬件性能监视的性能测试技术进行了深入研究。硬件性能监视(Hardware Performance Monitoring)是多数高性能微处理器都具备的功能;它在程序运行期间,利用处理器中内置的硬件性能监视计数器(Hardware Performance Monitoring Counters,以下简称硬件计数器),对处理器内部操作进行现场监控,监视并统计机器(特别是处理器)内部与性能密切相关的事件的发生,获得性能数据,为体系结构部件的功效分析与程序性能优化提供指导。本文首先分析了性能测试技术现状和硬件性能监视的基本原理。在此基础上,对处理器所采用的各种硬件性能监控技术进行了综述;本文还重点研究了Pentium4处理器的硬件监视能力,分析了处理器硬件监视存在的问题并对目前各种处理器的硬件性能监视能力进行了分析和比较。本文在考察Intel P6系列处理器、Intel Pentium4处理器和AMD公司的Athlon64处理器的硬件计数器控制机制的基础上,分析了基于硬件计数器的已有测试工具的不足,提出并设计实现了基于Windows2000操作系统和Intel Pentium4处理器上的硬件计数器底层访问接口,通过该接口能获得程序执行时的硬件性能数据,也为进一步性能测试工具的开发提供了底层支持。为克服已有的各种cache特征参数测试方法存在的一些问题,本文提出了基于硬件性能监视性能数据的cache特征参数获取方法。首先基于硬件性能监视获取cache不命中次数,设计并实现了一种测试程序;其次利用次数标记计数器获取时间性能数据,设计并实现了另一种测试程序;最后使用这两种测试程序,在Pentium3和Pentium4处理器上进行了测试验证。最后,本文总结了课题的研究成果,探讨了下一步研究工作的方向。

全文目录

目录  4-6
图目录  6-7
摘要  7-8
ABSTRACT  8-10
第一章绪论  10-18
  1.1 研究背景  10-12
    1.1.1 计算机体系结构的分类  10
    1.1.2 高性能微处理器的发展  10-11
    1.1.3 性能差距巨大  11-12
    1.1.4 性能测试  12
  1.2 性能测试技术研究现状  12-15
  1.3 课题研究意义  15
  1.4 本文研究内容  15-16
  1.5 论文结构  16
  1.6 本文研究成果  16-18
第二章处理器硬件性能监控特性研究  18-31
  2.1 引言  18
  2.2 性能事件和事件监控  18-20
    2.2.1 性能监控硬件  18-19
    2.2.2 性能事件的Profiles  19-20
  2.3 性能数据收集方法和性能监视硬件的优点  20-21
  2.4 Alpha的ProfileMe方法  21
  2.5 Pentium4硬件性能监视特性  21-27
    2.5.1 Pentium4事件检测器和计数器  22-24
    2.5.2 Pentium4非推断的事件记数标记机制  24-25
    2.5.3 Pentium4精确的基于事件采样特性  25-27
  2.6 微处理器硬件性能监视能力比较  27
  2.7 使用硬件性能监视数据来提高性能的例子  27-29
  2.8 硬件性能监视存在的问题分析  29-30
  2.9 本章小结  30-31
第三章处理器硬件性能监视的控制关键技术分析  31-42
  3.1 引言  31
  3.2 Pentium4性能监视控制关键技术分析  31-38
    3.2.1 Pentium4性能监视使用模式  31-32
    3.2.2 性能计数器  32-33
    3.2.3 性能事件选择与配置  33-35
    3.2.4 DS保留机制  35-37
    3.2.5 精确的基于事件取样控制  37
    3.2.6 硬件计数器的访问  37-38
  3.3 P6系列处理器性能监视的控制关键技术分析  38-39
    3.3.1 事件选择和计数  39
  3.4 Athlon64处理器性能监视的控制关键技术分析  39-41
    3.4.1 事件选择与计数  40-41
    3.4.2 次数标记计数器  41
  3.5 本章小结  41-42
第四章基于硬件性能监视的性能测试工具研究与实现  42-53
  4.1 引言  42
  4.2 研究背景  42-44
  4.3 Pentium4硬件性能监视装置的底层访问接口  44-50
    4.3.1 硬件计数器的底层驱动  44-46
      4.3.1.1 底层驱动组成  44-45
      4.3.1.2 主要函数实现  45-46
    4.3.2 事件接口  46-48
      4.3.2.1 事件接口集  46-47
      4.3.2.2 内部信号事件索引  47-48
    4.3.3 事件计数  48-50
      4.3.3.1 事件计数实现的流程  48-49
      4.3.3.2 实现的主要函数  49-50
  4.4 多路复用技术  50-52
  4.5 本章总结  52-53
第五章基于硬件性能监视的CACHE特征参数获取方法研究  53-63
  5.1 引言  53-54
  5.2 相关工作  54-55
  5.3 基于不命中次数的方法  55-56
    5.3.1 测试程序设计与分析  55
    5.3.2 测试程序实现  55-56
  5.4 基于次数标记计数器的方法  56-58
    5.4.1 测试程序设计思想  57
    5.4.2 测试程序设计与实现  57-58
  5.4 测试结果分析  58-62
  5.5 本章总结  62-63
第六章研究工作总结与展望  63-65
  6.1 全文工作总结  63-64
  6.2 研究展望  64-65
致谢  65-66
附录 A: 攻读硕士期间发表的论文  66-67
附录 B: 攻读硕士期间参加的科研项目  67-68
参考文献  68-70

基于硬件性能监视的性能测试技术研究

内容摘要

全文目录

相似论文