学位论文 > 优秀研究生学位论文题录展示

基于FPGA+ARM的计算机屏幕信息记录仪设计与实现

作　者: 吴彪
导　师: 张利
学　校: 清华大学
专　业: 信息与通信工程
关键词: 离散小波变换计算机屏幕记录图像压缩硬件实现
分类号: TP216.2
类　型: 硕士论文
年　份: 2010年
下　载: 131次
引　用: 0次
阅　读: 论文下载

内容摘要

随着计算机的快速普及,需要对计算机屏幕信息进行记录的场合越来越多。同时,随着显示器分辨率的日益增大,待记录图像的分辨率也呈逐渐增大的趋势。因此,需要研制出一种用于记录计算机屏幕信息的设备来满足日益增长的应用需求。本文的主要目的是基于上述需求,对基于小波变换的图像压缩算法进行研究,进而研制出可实用的计算机屏幕信息记录仪。离散小波变换(DWT)理论起源于上世纪七十年代,当其用于图像编码时,其无论是编码效率还是重建图像质量均优于传统的基于离散余弦变换(DCT)的编码方法。在常用的小波变换算法中,构建在第二代提升小波框架下的空间组合推举体制,因其能将行和列的变换结合起来操作,极大地降低了变换所需的乘法运算次数,故而非常适合于硬件实现。本文即采用了该算法作为计算机屏幕信息记录系统的小波变换方案,以缓解当前图像压缩方案中普遍存在的速度制约。基于树结构的编码方法是适合于小波系数编码的一类算法。常见的零树类编码方案有嵌入式零树编码(EZW),多层树集划分方法(SPIHT)及无表零树算法(LZC)。本文在设计计算机屏幕信息记录仪时,综合以上算法实现的特点,采用了无链表多层次零树编码(SLC)算法,该算法在压缩性能和实现复杂度上进行了比较好的折衷。在大幅降低硬件复杂度的情况下,该算法能获得较好的压缩性能。为了验证大幅面图像压缩算法,本文首先设计了一套图像压缩算法验证系统,对图像压缩算法的硬件实现进行了验证,进而在此基础上,设计出了一套基于FPGA+ARM架构的计算机屏幕信息记录仪。实验结果表明,当系统主FPGA工作频率为100MHz时,系统可对分辨率为SXGA(1280×1024×24bits)的真彩色图像进行实时压缩,对分辨率为UXGA(1600×1200×24bits)的图像每秒能压缩17帧。重建图像质量逼近JPEG2000,远优于JPEG,该系统目前工作稳定,能够对计算机屏幕信息进行连续记录。

全文目录

摘要  3-4
Abstract  4-7
第1章引言  7-11
  1.1 计算机屏幕信息记录的背景需求  7-8
  1.2 常用图像压缩方案综述  8-10
    1.2.1 常见图像压缩算法综述  8-9
    1.2.2 常见图像压缩硬件平台综述  9-10
  1.3 本论文工作的主要内容  10-11
第2章适合于硬件实现的图像压缩算法  11-28
  2.1 离散小波变换硬件实现研究  11-19
    2.1.1 数字图像二维小波变换  11-13
    2.1.2 二维小波变换的空间组合推举体制算法  13-19
      2.1.2.1 离散小波变换算子的矩阵表示  13-16
      2.1.2.2 空间组合推举体制  16-19
  2.2 适用于硬件实现的零树熵编码算法研究  19-26
    2.2.1 小波系数的树结构与零树概念  19-21
    2.2.2 常见的零树类熵编码算法  21-25
    2.2.3 适于硬件实现的多层无表零树编码算法  25-26
  2.3 实验结果  26-27
  2.4 本章小结  27-28
第3章计算机屏幕信息记录仪硬件设计  28-56
  3.1 图像压缩算法验证系统设计  28-47
    3.1.1 系统硬件架构  28-29
    3.1.2 电路设计  29-47
      3.1.2.1 图像采集前端设计  29-30
      3.1.2.2 编码引擎硬件设计  30-39
      3.1.2.3 码流管理单元硬件设计  39-42
      3.1.2.4 电源设计  42-47
  3.2 计算机屏幕信息记录仪设计  47-55
    3.2.1 系统硬件架构  47
    3.2.2 电路设计  47-55
      3.2.2.1 DVI 采集模块设计  47-49
      3.2.2.2 图像预处理模块硬件设计  49-53
      3.2.2.3 字符液晶显示设计  53-54
      3.2.2.4 PCB 阻抗控制设计  54-55
  3.3 本章小结  55-56
第4章计算机屏幕信息记录仪逻辑设计  56-68
  4.1 系统FPGA 程序架构  56-57
  4.2 数据采集模块设计  57-62
    4.2.1 接口芯片配置  57-58
    4.2.2 色彩空间转换模块  58-61
    4.2.3 图像数据提取与缓存  61-62
  4.3 码流发送模块设计  62-64
  4.4 FPGA 程序设计中的典型问题讨论  64-67
    4.4.1 乒乓操作  64-65
    4.4.2 流水线设计  65-67
  4.5 本章小结  67-68
第5章计算机屏幕信息记录仪实现结果  68-74
  5.1 系统硬件实现结果  68-70
  5.2 FPGA 实现结果  70
  5.3 图像压缩硬件实现的结果  70-73
  5.4 本章小结  73-74
第6章总结与展望  74-77
  6.1 总结  74-75
  6.2 展望  75-77
参考文献  77-79
致谢  79-80
个人简历、在学期间发表的学术论文与研究成果  80

基于FPGA+ARM的计算机屏幕信息记录仪设计与实现

内容摘要

全文目录

相似论文