学位论文 > 优秀研究生学位论文题录展示

基于FPGA的前向纠错算法和电路设计

作　者: 徐扬
导　师: 李广军
学　校: 电子科技大学
专　业: 信息与通信工程
关键词: Reed-Solomon码突发错误交织 VerilogHDL FPGA
分类号: TN925
类　型: 硕士论文
年　份: 2005年
下　载: 441次
引　用: 2次
阅　读: 论文下载

内容摘要

本文研究数字音频无线传输中的前向纠错(FEC)算法和电路的设计及实现。在本文中介绍了一种基于Altera 公司的FPGA Cyclone 芯片的实现方案。选用硬件描述语言VerilogHDL,在开发工具QuartusII4.2 中完成软核的综合、布局布线、汇编,在Modelsim 中进行时序仿真验证,最终下载到开发板中进行电路验证及测试。文章首先介绍了本前向纠错系统采用的方案,然后从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格。之后对各个模块的设计进行了详细的描述,并给出了测试数据、实现结果及时序仿真波形图,并对设计的硬件下载验证进行了详细描述。本文对FEC 中的主要功能模块,诸如Reed-Solomon 编解码,交织与解交织,以及与外围的接口电路等给出了基本算法以及基于FPGA 及硬件描述语言的解决方法。在系统方案设计过程中,对模块如何合理划分及各个模块之间如何协同工作做了仔细的推敲,按照自上而下的设计方法将各个模块逐一细化,各模块之间通过端口信号通信进行连接,模块内部则由状态机控制时序。在代码架构时,尽量贴近硬件的实现方式,充分考虑FPGA 芯片内部资源的合理开销及VerilogHDL的可并发执行的设计理念,力求做到面积小而速度块,以满足产品成本、性能和实用性的要求。对于以后的SOC(System On Chip)集成,具有一定的参考价值。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章前言  9-11
  1.1 课题研究目标  9
  1.2 课题开发环境  9
  1.3 课题研究意义  9-10
  1.4 论文各章节内容概述  10-11
第二章前向纠错相关知识介绍  11-16
  2.1 差错控制的基本分类  11-12
    2.1.1 前向纠错(FEC,Forward Error Correction)  11
    2.1.2 反馈重发(ARQ,Automatic repeat Request)  11
    2.1.3 混合纠错(HEC,Hybrid Error Correction)  11-12
  2.2 常用的纠突发错误的方法  12-15
    2.2.1 交错码  12
    2.2.2 乘积码  12-13
    2.2.3 奇偶校验乘积码  13-14
    2.2.4 交织  14
    2.2.5 采用特定编码方式  14-15
  2.3 方案选择  15
  2.4 本章小结  15-16
第三章开发工具介绍  16-27
  3.1 MATLAB 仿真工具简介  16-17
  3.2 硬件平台  17-20
    3.2.1 FPGA 简介  17-18
    3.2.2 FPGA 器件的选择  18-19
    3.2.3 FPGA 开发板  19-20
  3.3 开发及验证工具  20-21
    3.3.1 Altera QuartusII Series  20-21
    3.3.2 Mentor Graphics Modelsim  21
  3.4 FPGA 设计方法与流程  21-25
    3.4.1 TOP-DOWN 设计方法  21-23
    3.4.2 FPGA 设计流程  23-25
  3.5 VerilogHDL 硬件描述语言  25-26
  3.6 本章小结  26-27
第四章 FEC 系统结构设计  27-35
  4.1 系统构建  27-30
    4.1.1 需求分析  27-28
    4.1.2 MATLAB 仿真结果  28-30
  4.2 测试模块整体构架  30-34
    4.2.1 信号发生器module source  30-31
    4.2.2 发送模块:module tx  31
    4.2.3 误码发生器module noise  31-32
    4.2.4 接收模块module rx  32-33
    4.2.5 误码检测模块module bitcnt  33-34
  4.3 测试模块与开发板间的接口  34
  4.4 本章小结  34-35
第五章发送与接收模块的设计与实现  35-59
  5.1 tx 模块设计与实现  35-46
    5.1.1 tx 模块各内部功能模块简介  35-37
    5.1.2 tx 模块中的数据处理流程  37
    5.1.3 tx 模块详解  37-45
    5.1.4 tx 模块编译结果  45-46
  5.2 rx 模块设计与实现  46-58
    5.2.1 rx 模块各内部功能模块简介  46-48
    5.2.2 rx 模块中的数据处理流程  48
    5.2.3 rx 模块详解  48-58
    5.2.4 rx 模块编译结果  58
  5.3 本章小结  58-59
第六章设计验证测试与性能分析  59-69
  6.1 FEC 模块设计功能验证  59-61
    6.1.1 设计验证流程  59
    6.1.2 验证结果  59-61
  6.2 系统测试  61-64
    6.2.1 测试平台  61-63
    6.2.1 测试结果  63-64
  6.3 性能分析  64-68
    6.3.1 纠错效果  64
    6.3.2 资源与工作频率  64-67
    6.3.3 数据处理速度  67-68
  6.4 本章小结  68-69
第七章结论和展望  69-70
致谢  70-71
参考文献  71-73
个人简历  73

基于FPGA的前向纠错算法和电路设计

内容摘要

全文目录

相似论文