学位论文 > 优秀研究生学位论文题录展示

存储芯片纠检错电路设计与FPGA实现

作　者: 林博
导　师: 叶水驰
学　校: 哈尔滨工业大学
专　业: 微电子学与固体电子学
关键词: 错误检测与纠正(EDAC) 单粒子效应星载计算机静态存储器 FPGA
分类号: TP333
类　型: 硕士论文
年　份: 2007年
下　载: 290次
引　用: 4次
阅　读: 论文下载

内容摘要

受宇宙空间中辐射的影响,卫星上的双稳态器件如静态存储器SRAM可能会发生单粒子翻转效应SEU(Signal Event Upset)。SEU可能会造成存储器某一位的数据从一个稳态变化到另一个稳态,而存储器的数据变化又会使星载计算机系统的指令或是数据出错,严重时可能导致整个星载计算机系统的崩溃。因此需要寻找一种办法来纠错或是容错。实现星载计算机容错或纠错的办法有很多,本课题采用的是差错控制编码的方法来对SRAM实现纠错和检错。本文详细介绍了EDAC电路结构的设计过程、仿真过程以及在FPGA上的调试过程,对于减少因单粒子翻转而造成的存储器软错误,提高星载计算机的整体可靠性有着非常重要的意义。本文首先阐述了纠错编码的基本理论,在考虑SEU发生的小概率特点的基础上,论证了各种纠错编码在存储器应用领域的优缺点和可行性,最终选择了(13,8)汉明码来设计纠错电路。然后参考经典的EDAC(Error Detection And Correction)电路提出了一种时序控制方式更为简单,关键路径更短的EDAC电路结构,并用Verilog HDL语言进行了描述。该电路除实现正常的纠一检二功能外还集成了SRAM数据回写功能。采用Actel公司的FPGA对上述EDAC电路进行测试。在设计测试方案之前先对所用的CoreMP7开发板作了简要介绍,然后根据板上现有资源,经过反复的调试和修改,设计了一个测试平台,用该平台可以完成对本文所设计的EDAC电路的功能测试。

全文目录

摘要  4-5
Abstract  5-8
第1章绪论  8-13
  1.1 课题背景  8-9
  1.2 国内外研究现状  9-12
  1.3 课题目标及关键技术  12
  1.4 本文结构  12-13
第2章纠错的基本原理及纠错码的选择  13-21
  2.1 基本原理  13-18
    2.1.1 线形分组码  15-18
  2.2 纠错码的选择  18-20
  2.3 本章小结  20-21
第3章 FPGA设计介绍  21-32
  3.1 FPGA设计流程  21-23
  3.2 Actel公司FPGA开发工具介绍  23-27
    3.2.1 综合工具  24-25
    3.2.2 仿真工具  25-26
    3.2.3 布局布线工具  26-27
  3.3 约束文件设计  27-31
    3.3.1 引脚约束  28
    3.3.2 FIFO布局位置控制和面积约束  28-29
    3.3.3 时序控制约束  29-30
    3.3.4 芯片级布线资源约束  30
    3.3.5 网表优化约束  30-31
  3.4 本章小结  31-32
第4章 EDAC电路设计  32-42
  4.1 设计思路  32-37
    4.1.1 经典EDAC电路结构  32-33
    4.1.2 功能定义及模块划分  33-37
  4.2 电路综合及仿真  37-41
    4.2.1 电路功能仿真  38-39
    4.2.2 电路综合  39
    4.2.3 后仿真及性能参数  39-41
  4.3 本章小结  41-42
第5章 EDAC的FPGA实现  42-53
  5.1 CoreMP7 开发板简介  42-45
    5.1.1 LED资源  42-43
    5.1.2 开关资源  43
    5.1.3 UART资源  43-44
    5.1.4 时钟电路  44
    5.1.5 Memory资源  44
    5.1.6 测试点  44-45
  5.2 Testbench设计  45-52
    5.2.1 测试方案1  45-48
    5.2.2 测试方案2  48-52
  5.3 本章小结  52-53
结论  53-54
参考文献  54-57
附录  57-58
攻读学位期间发表的学术论文  58-60
致谢  60

存储芯片纠检错电路设计与FPGA实现

内容摘要

全文目录

相似论文