学位论文 > 优秀研究生学位论文题录展示

一种高速RS码与LDPC级联码编码器设计及硬件实现

作　者: 施展
导　师: 毛志刚；王琴
学　校: 上海交通大学
专　业: 电路与系统
关键词: 级联码编码器 RS码 QC-LDPC码 FPGA
分类号: TN911.2
类　型: 硕士论文
年　份: 2010年
下　载: 171次
引　用: 0次
阅　读: 论文下载

内容摘要

RS码或BCH码(RS码是BCH码的一种)与LDPC码的级联码已经应用在我国手机电视地面传播标准(CMMB, China Mobile Multimedia Broadcasting)和欧洲第二代卫星数字视频广播标准(DVB-S2,Digital Video Broadcasting-Satellite 2)中,在数字无线传输领域发挥着越来越大的作用。QC-LDPC码作为一种特殊的LDPC码有着吞吐量大、便于硬件实现和性能优越等特点,广泛应用在无线传输信道编码中,但是在处理突发错误时,它的效果可能不佳,并且可能较早出现误码平台现象。RS码有着优秀的处理突发错误的能力,可以弥补QC-LDPC码的不足,并且可以有效的降低QC-LDPC码的误码平台。本文提出了一种高速RS+QC-LDPC级联码编码器,介绍了这种级联码在FPGA平台上的实现方法,并对其性能进行了评估。文中重点介绍了RS+QC-LDPC级联码的各种优化技术,如基于二次扩展的QC-LDPC编码方法,采用交织技术,合理的搭配RS码和QC-LDPC码的码长、码率以达到最好的性能。经过优化,级联码编码器的吞吐量可以达到2.25 Gbps以上。

全文目录

摘要  5-6
ABSTRACT  6-11
第一章绪论  11-20
  1.1 信道编码基本理论  11-12
  1.2 LDPC 码的研究现状  12-15
  1.3 RS 的提出和应用背景  15-16
  1.4 级联码的提出和它的优势  16-18
  1.5 本文目的  18
  1.6 本文结构  18-19
  1.7 本章小结  19-20
第二章 RS 码与LDPC 级联码简介  20-35
  2.1 LDPC 码的定义  20-21
  2.2 泰纳（TANNER）图  21-23
  2.3 常见的LDPC 编码方式  23-29
    2.3.1 随机化构造LDPC码  23-26
    2.3.2 代数构造EG-LDPC码和PG-LDPC码  26-27
    2.3.3 部分几何LDPC 码  27-28
    2.3.4 BIBD-LDPC码和PBIBD-LDPC码  28-29
  2.4 有限域的概念  29-30
  2.5 RS 码的编译码原理  30-31
  2.6 与RS 码相关的级联码  31-33
  2.7 衡量编码系统性能的指标  33-34
  2.8 本章小结  34-35
第三章高速RS+QC-LDPC 码的编译码方法  35-44
  3.1 QC-LDPC 的定义  35-36
  3.2 二次扩展QC-LDPC 码的构造过程  36-37
  3.3 RU 算法和QC-LDPC 高效编码算法  37-39
  3.4 LDPC 码的译码  39-41
  3.5 高速QC-LDPC 码的构造  41-43
  3.6 RS 码与QC-LDPC 码级联的优化  43
  3.7 本章小结  43-44
第四章高速RS+QC-LDPC 级联码的硬件实现  44-54
  4.1 编码器中的关键电路  44-51
    4.1.1 循环移位阵相乘  44-46
    4.1.2 循环移位单位阵乘向量  46-49
    4.1.3 向量加法电路  49
    4.1.4 乒乓寄存器和RAM  49-51
  4.2 编码器的整体架构  51-52
    4.2.1 流水级的划分  51-52
    4.2.2 模块的封装  52
  4.3 本章小结  52-54
第五章编码器的验证和性能分析  54-60
  5.1 编码器的验证  54-57
  5.2 编码器的性能分析  57-59
  5.3 本章小结  59-60
第六章全文总结  60-61
  6.1 主要结论  60
  6.2 研究展望  60-61
参考文献  61-64
符号与标记（附录1）  64-65
致谢  65-66
攻读硕士学位期间已发表或录用的论文  66-68

一种高速RS码与LDPC级联码编码器设计及硬件实现

内容摘要

全文目录

相似论文