学位论文 > 优秀研究生学位论文题录展示

紧凑型JTAG接口的设计与验证

作　者: 徐志磊
导　师: 毛志刚；张加宁
学　校: 上海交通大学
专　业: 集成电路工程
关键词: CJTAG接口控制级 IEEE STD 1149.1 IEEE STD 1149.7 JTAG接口零位扫描
分类号: TN402
类　型: 硕士论文
年　份: 2010年
下　载: 89次
引　用: 4次
阅　读: 论文下载

内容摘要

随着芯片集成度的不断增加和对低功耗设计的要求,原先基于IEEE 1149.1标准开发的JTAG接口面对新的挑战,不能满足当今设计的需要。CJTAG基于IEEE STD1149.7标准及传统的JTAG的边界扫描原理提供了一个更加强大的测试和调试接口,达到现在系统的要求。CJTAG用更少的管脚提供更多的功能,而同时保证了对IEEE1149.1的软件和硬件的兼容性。它的功能包括六个级,每一个上层级(Class)包含了它的下层级(Class)的所有功能。CJTAG接口提供了一个可扩展的方案以达到不同模块和复杂系统的需要。本文以IEEE1149.7标准为基础实现了一个CJTAG测试接口,由于应用了零位DR扫描方式生成零位扫描(ZBS),然后通过对ZBS计数器的锁存来完成控制级(Control Level)的功能,由控制级的值来产生各种命令,最终显著提高了扫描性能和对测试逻辑的功耗很好控制。同时也提供了一个可重用和可配置的验证平台,我们对CJTAG的功能做了充分的验证,保证其实现的正确性。目前实际芯片已经使用我们设计和验证过的CJTAG作为测试和调试接口,它将获得更加广泛的应用。本文在简述了JTAG和CJTAG功能的基础上,主要围绕笔者参与的设计和验证的部分进行描述。

全文目录

摘要  3-4
ABSTRACT  4-10
第一章引言  10-19
  1.1 芯片测试技术发展历程  10-12
    1.1.1 1149.1 标准  10-11
    1.1.2 1149.4 标准  11
    1.1.3 1149.5 标准  11
    1.1.4 1149.6 标准  11-12
  1.2 JTAG 测试接口  12-15
    1.2.1 边界扫描  12
    1.2.2 测试访问接口TAP  12-13
    1.2.3 JTAG 测试技术  13-14
    1.2.4 JTAG 测试电路  14-15
  1.3 测试接口带来的新挑战  15-16
  1.4 新的测试标准IEEE1149.7  16
  1.5 CJTAG 的测试接口  16-19
第二章 CJTAG 测试接口中命令的实现  19-38
  2.1 CJTAG 的整体设计框架  19-21
  2.2 CJTAG 的命令的设计方案  21-31
    2.2.1 零扫描位（Zero-Bit-Scan）的实现方式  21-27
    2.2.2 控制级（CONTROL LEVEL）的实现方式  27
    2.2.3 CJTAG 的命令实现方式  27-31
  2.3 CJTAG 中的不同类型的命令  31-33
    2.3.1 存储类型的命令  31-32
    2.3.2 选择类型的命令  32
    2.3.3 扫描类型的命令  32-33
    2.3.4 枚举类型的命令  33
    2.3.5 专用类型的命令  33
  2.4 CJTAG 中的不同类型的寄存器  33-37
  2.5 本章小结  37-38
第三章 CJTAG 测试接口各种功能的设计  38-47
  3.1 CJTAG 中的低功耗设计  38-39
  3.2 CJTAG 中扫描通路的实现  39-42
  3.3 CJTAG 中扫描拓扑方式的实现  42-44
  3.4 CJTAG 中功能型 RESET 的实现  44-45
  3.5 CJTAG 中测试型 RESET 的实现  45-46
  3.6 本章小结  46-47
第四章 CJTAG 验证环境方案  47-63
  4.1 验证原理  47-48
  4.2 验证模型的演变  48-52
    4.2.1 硬件模型验证  48-49
    4.2.2 符合模型验证  49-50
    4.2.3 有界模型验证  50-51
    4.2.4 无界模型验证  51-52
  4.3 等价性验证方法  52-53
  4.4 模拟验证  53-55
    4.4.1 模拟验证中的激励生成技术  54
    4.4.2 模拟验证中的覆盖评估技术  54-55
  4.5 CJTAG 的整体验证框架  55-57
    4.5.1 AGENT 模块  56
    4.5.2 DTS Sequence Driver 模块  56-57
    4.5.3 DTS BFM 模块  57
    4.5.4 CJTAG 监控（Monitor）模块  57
  4.6 CJTAG 中的基本功能的验证  57-61
    4.6.1 验证环境中生成命令的激励  58
    4.6.2 验证环境中生成命令的监控  58-59
    4.6.3 验证环境中低功耗功能的验证  59-60
    4.6.4 验证环境中扫描通路的验证  60-61
  4.7 CJTAG 中的验证功能的覆盖收集  61-62
  4.8 本章小结  62-63
第五章结束语  63-65
  5.1 主要工作与创新点  63-64
  5.2 后续研究工作  64-65
参考文献  65-68
附录1 符号说明  68-69
致谢  69-70
攻读硕士学位期间已发表或录用的论文  70-72

紧凑型JTAG接口的设计与验证

内容摘要

全文目录

相似论文