学位论文 > 优秀研究生学位论文题录展示

RS乘积码及其FPGA实现

作　者: 陈俊杰
导　师: 周金荣
学　校: 中国舰船研究院
专　业: 通信与信息系统
关键词: RS码乘积码软判决 FPGA
分类号: TN911.22
类　型: 硕士论文
年　份: 2011年
下　载: 39次
引　用: 0次
阅　读: 论文下载

内容摘要

为了提高通信系统的可靠性,纠错编码应运而生,它通过增加一定的冗余,以降低通信传输速率为代价来提高可靠性。RS码作为一种常用的编码手段,在移动通信,卫星通信,数字广播电视,光存储等领域得到了越来越广泛的应用。FPGA即现场可编程门阵列,得到了突飞猛进的发展,已成为现代数字系统的主流实现平台之一。传统的RS码主要采用一维编码和硬判决译码算法,本文在借鉴传统RS码的编译码原理的基础上,提出了二维矩阵交织的编码方式,并在软判决算法的基础上,通过分析软信息在译码过程中对误码率的影响,围绕其在矩阵迭代译码过程中的修正问题,提出了基于二维联合修正软信息的译码算法,主要工作如下:(1)结合传统的RS码编译码算法,对译码中的各个模块的结构作了硬件实现,并结合本文中特定的码型做了一定的优化。(2)分析了GMD,Chase等常用的软判决算法,在matlab环境下对RS一维码硬判决算法和软判决算法做了仿真和对比。(3)介绍了通用的FPGA开发流程,在Xilinx ISE平台下对RS码译码的每个模块进行了仿真,综合和实现。(4)介绍了RS乘积码的结构及译码机制,着重分析了乘积码中噪声对信号的影响,以及软信息在迭代译码过程中的修正问题,提出了基于软信息的二维联合算法。在MATLAB中对乘积码硬判决和软判决分别进行了仿真,并在一维码译码的基础上,对乘积码分别做了硬判决和软判决的FPGA实现。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章绪论  9-16
  1.1 研究背景  9
  1.2 纠错编码的发展历史  9-12
    1.2.1 Shannon 信道编码定理  10-11
    1.2.2 信道编码的发展历史  11-12
  1.3 RS 码的发展及研究现状  12-13
  1.4 Turbo 码的发展及研究现状  13-15
  1.5 本文的研究内容及其工作  15-16
第二章 RS 码编译码  16-31
  2.1 基本概念  16-20
    2.1.1 差错控制方式  16-17
    2.1.2 有关术语  17-18
    2.1.3 抽象代数概念  18-19
    2.1.4 循环码的定义  19
    2.1.5 循环码的生成多项式与生成矩阵  19-20
  2.2 RS 码的基本原理  20-21
    2.2.1 RS 码的定义  20-21
  2.3 RS 码的编码  21-23
    2.3.1 K 级编码器  22-23
    2.3.2 N-K 级编码器  23
  2.4 RS 码译码  23-30
    2.4.1 求伴随式  24
    2.4.2 用伯利坎普算法求错误位置多项式  24-27
    2.4.3 确定错误位置  27-28
    2.4.4 求错误值  28-30
  2.5 本章小结  30-31
第三章软判决译码  31-39
  3.1 软判决概述  31
  3.2 模拟电压的量化  31-34
  3.3 码元可信度与量化电平  34-35
  3.4 Chase 算法和GMD 算法  35-37
    3.4.1 GMD 算法  35-36
    3.4.2 Chase 算法  36-37
  3.5 仿真结果  37-38
  3.6 本章小结  38-39
第四章 RS 码编译码器的 FPGA 实现  39-60
  4.1 可编程逻辑器件（FPGA）简介  39-42
  4.2 基本逻辑运算电路的设计  42-45
    4.2.1 有限域加法器的设计  42
    4.2.2 有限域求逆运算电路  42
    4.2.3 有限域的乘法电路设计  42-45
  4.3 RS 编码器的设计  45-48
    4.3.1 RS 码编码器结构图  45-46
    4.3.2 编码器模块说明  46-47
    4.3.3 仿真及资源利用分析  47-48
  4.4 译码器设计  48-57
    4.4.1 求伴随式模块  48-51
    4.4.2 BM 迭代模块  51-54
    4.4.3 钱搜索模块  54-55
    4.4.4 求错误值模块  55-57
  4.5 译码器整体设计仿真  57-58
  4.6 本章小结  58-60
第五章 RS 乘积码及其 FPGA 实现  60-74
  5.1 级联码概述  60
  5.2 RS 乘积码的构造  60-61
  5.3 RS 乘积码的软判决迭代译码  61-66
    5.3.1 噪声对码元可信度的影响分析  62
    5.3.2 软信息的二位联合修正  62-65
    5.3.3 仿真结果  65-66
  5.4 RS(15，11)码 FPGA 实现  66-69
    5.4.1 RS(15，11)码软判决译码流程  66-67
    5.4.2 RS（15，11）码软判决译码FPGA 实现  67-68
    5.4.3 RS（15，11）码软判决仿真结果  68-69
  5.5 RS(225，121)乘积码 FPGA 实现  69-73
    5.5.1 RS（225，121）乘积码软判决译码流程  69-71
    5.5.2 RS（225，121）乘积码软判决译码器接口模块  71-72
    5.5.3 RS（225，121）乘积码软判决译码器仿真图  72-73
  5.6 本章小结  73-74
第六章总结与展望  74-75
  6.1 论文总结  74
  6.2 研究展望  74-75
致谢  75-76
参考文献  76-79
攻读学位期间发表的学术论文  79

RS乘积码及其FPGA实现

内容摘要

全文目录

相似论文