学位论文 > 优秀研究生学位论文题录展示

SOPC+DSP6713构成的复合惯导计算机系统设计与实现

作　者: 王东卫
导　师: 高延滨
学　校: 哈尔滨工程大学
专　业: 模式识别与智能系统
关键词: SOPC FPGA 捷联惯导系统 TMS320C6713 HPI接口
分类号: V249.322
类　型: 硕士论文
年　份: 2008年
下　载: 155次
引　用: 5次
阅　读: 论文下载
 

内容摘要


捷联导航系统因为其自身特殊的优点和性能特点,正在受到越来越多的关注,得到越来越广泛的应用。然而,长期以来,由于受处理器的限制,对体积和重量有极高要求的捷联惯导系统并未有突破性的进步,为此也限制了它的发展前景和应用领域。以此为背景,提出了SOPC+DSP6713的嵌入式系统在该领域的应用。Altera公司开发的基于SOPC技术的NIOSⅡ嵌入式处理器,是一个可变结构的、通用型的32位RISC嵌入式处理器。设计者可以非常方便地使用SOPCBuilde系统开发工具设计构造以处理器为基础的系统,针对自己的要求配置NIOSⅡ软核、Avalon总线及外围接口系统。TMS320C6713是TI公司推出的基于先进的甚长指令字(VLIW)结构的高性能浮点DSPs,在225MHz的时钟频率下,其最高执行速度可以达到1350MFLOPS、1800MIPS。系统采用Altera公司Cyclone系列的EPlCl2Q24017 FPGA芯片嵌入NIOSⅡ32位软核作为控制CPU,TMS320C6713作为浮点协处理器,协同工作组成导航计算机系统。该系统充分利用了TMS320C6713的处理速度快、浮点数据处理能力强和SOPC控制能力强的各自特性。利用高精度16位A/D转换芯片ADS8364采集3路陀螺和3路加速度计信号,SOPC控制ADS8364的启动转换和读取转换结果,经过简单的处理,通过HPI口把结果存入到TMS320C6713的存储空间内,以便DSP对输入信号进行解算处理。DSP调用捷联惯导算法,最后解算完得到的数据需要传到上位机,通过把DSP运算之后的导航参数由TMS320C6713的多功能串口实现SPI口的功能接转换芯片转换成RS-232串口把信息送到上位机。研究表明,基于SOPC+DSP6713的设计方案,可以有效地提高捷联解算系统的运算精度和速度,减小系统的体积、功耗和成本,使系统具备更好的应用价值、市场前景和军事意义。

全文目录


摘要  5-6
ABSTRACT  6-11
第1章 绪论  11-20
  1.1 惯性导航技术的重要地位  11
  1.2 惯性导航系统的发展  11-14
  1.3 SOPC及其技术  14-18
  1.4 数字信号处理器的优势  18-19
  1.5 论文的主要工作  19-20
第2章 系统总体框架设计  20-36
  2.1 捷联惯性导航系统的硬件组成  20
  2.2 基于Nios Ⅱ的SOPC系统简介  20-27
    2.2.1 Nios Ⅱ处理器简介  21-24
    2.2.2 NIOS Ⅱ处理器的优势和应用领域  24-25
    2.2.3 片上AVALON总线技术  25-27
  2.3 DSP6713简介  27-35
    2.3.1 C6713的CPU结构  27-29
    2.3.2 C6713的片内2级存储器  29-32
    2.3.3 C6713的集成外设  32-35
  2.4 本章小结  35-36
第3章 系统的硬件设计  36-67
  3.1 数据采集部分  36-41
    3.1.1 系统输入信号分析  36-38
    3.1.2 基于ADS8364数据采集电路  38-41
  3.2 SOPC部分  41-47
    3.2.1 控制芯片的选择  41
    3.2.2 SOPC电源设计  41-43
    3.2.3 SOPC时钟及PLL电路  43
    3.2.4 SOPC SDRAM电路设计  43-45
    3.2.5 SOPC的配置电路  45-47
  3.3 DSP6713部分  47-53
    3.3.1 电源部分  47-49
    3.3.2 DSP的时钟电路设计  49-50
    3.3.3 Flash接口  50-52
    3.3.4 SDRAM接口硬件设计  52-53
  3.4 通信部分设计  53-59
    3.4.1 SOPC与DSP6713的HPI口接口通信  53-55
    3.4.2 DSP与上位机通信接口的设计  55-59
  3.5 NIOS Ⅱ软核配置  59-66
    3.5.1 定制外设IP核设计  59-63
    3.5.2 NIOS Ⅱ软核配置  63-66
  3.6 本章小结  66-67
第4章 系统的软件设计  67-82
  4.1 系统软件设计方案  67-69
  4.2 基于NIOS Ⅱ控制器的软件设计  69-74
    4.2.1 集成开发环境(IDE)  69-71
    4.2.2 硬件抽象层(HAL)  71
    4.2.3 A/D数据采集程序设计  71-72
    4.2.4 SOPC与DSP6713的HPI口接口通信软件设计  72-74
  4.3 DSP软件开发设计  74-81
    4.3.1 DSP开发环境CCS软件介绍  74-75
    4.3.2 DSP6713的初始化  75-81
  4.4 本章小结  81-82
第5章 系统调试  82-93
  5.1 SOPC与DSP6713的HPI口接口调试  82-83
  5.2 SOPC控制ADS8364数据采集的调试  83-85
  5.3 DSP6713的自举实现  85-92
    5.3.1 bootloader的原理和简介  85-87
    5.3.2 二级Bootloader的编写  87-89
    5.3.3 "两次下载法"实现程序的下载  89-92
  5.4 本章小结  92-93
结论  93-94
参考文献  94-97
攻读硕士学位期间发表的论文和取得的科研成果  97-98
致谢  98

相似论文

  1. 基于FPGA的电磁超声检测系统的研究,TH878.2
  2. 机载导弹的传递对准研究,V249.322
  3. 基于FPGA的五相PMSM驱动控制系统的研究,TM341
  4. LXI任意波形发生器研制,TM935
  5. 基于FPGA的射频功放数字预失真器设计,TN722.75
  6. 突发OFDM系统同步与信道估计算法及FPGA实现,TN919.3
  7. 直扩系统抗多径性能分析及补偿方法研究,TN914.42
  8. 电视制导系统中视频图像压缩优化设计及实现研究,TN919.81
  9. 基于FPGA的多用户扩频码捕获研究及硬件仿真,TN914.42
  10. 基于SOPC的可穿戴机多处理器设计,TP332
  11. 基于FPGA的数字图像处理基本算法研究与实现,TP391.41
  12. 基于FPGA的高速图像预处理技术的研究,TP391.41
  13. 基于FPGA的高速数字图像采集与接口设计,TP274.2
  14. 基于FPGA的电感传感器数据采集系统的研制,TP274.2
  15. 基于Nios的串行总线分析仪研制,TP274
  16. 基于FPGA-RocketIO_X的PMC高速数据传输板开发,TP274.2
  17. PXI高性能数字I/O模块研制,TP274
  18. LXI计数器研制,TP274
  19. 基于FPGA的高速实时数据采集系统,TP274.2
  20. 基于Nios Ⅱ的GPS信息接收系统设计,TN967.1
  21. 温压炸药爆炸温度场存储测试技术研究,TQ560.7

中图分类: > 航空、航天 > 航空 > 航空仪表、航空设备、飞行控制与导航 > 飞行控制系统与导航 > 导航 > 导航系统 > 惯性导航系统
© 2012 www.xueweilunwen.com