学位论文 > 优秀研究生学位论文题录展示

空间应用的信息处理系统抗辐射技术研究

作　者: 薛挺
导　师: 常青
学　校: 国防科学技术大学
专　业: 信息与通信工程
关键词: 空间应用的信息处理系统单粒子翻转汉明码 SRAM FPGA EDAC 三模冗余
分类号: V446.9
类　型: 硕士论文
年　份: 2008年
下　载: 240次
引　用: 0次
阅　读: 论文下载

内容摘要

进入二十一世纪以来,航天工程的发展进步对综合国力的提升和信息化的新军事变革发挥着日渐重要的作用。随着应用技术的不断革新,空间中应用的设备,如卫星、飞船等,对大规模、超大规模集成电路如FPGA、DSP、SRAM等的应用也越来越多。作为空间电子系统中用于信号处理的关键器件,FPGA、DSP和SRAM等自开始应用以来,其受到空间中的粒子辐射的影响就备受关注。器件的集成度越高,受到粒子辐射的影响就越显著,其中重点是单粒子效应。如何提高设备的抗辐射性能已经成为空间应用电子系统设计时必须重点考虑的问题。本文以空间应用信号处理平台的研制为背景,以提高SRAM和DSP抗单粒子效应能力为研究目标,分析了SRAM和DSP的单粒子效应的故障特性,提出了单粒子效应对SRAM和DSP造成影响的解决办法,并做了相应的仿真实验和测试。具体的研究内容如下:(1)根据SRAM的单粒子效应多为单位数据翻转的特点,针对本系统所选用的SRAM,提出了通过线性分组纠错编码来对其进行检纠错处理(EDAC),并在分析各种纠错编码特性的基础上选定了适合本系统硬件平台的编码类型,暨具有检测2位错误纠正1位错误功能的汉明码(Hamming Code)。(2)选定了汉明码之后,根据本系统中SRAM存储器数据线为32位的特点,分析确定满足本系统要求的标准汉明码为具有6个数据校验位的[63,57]码,再在确保纠错性能不变的前提下将信息位删减为与系统中SRAM匹配的32位。并在此基础之上设计确定了实现检2纠1功能的编码生成方法和EDAC功能模块的体系结构。(3)通过基于VHDL语言的硬件设计,在FPGA平台上实现了EDAC模块,并利用仿真软件验证了EDAC模块功能的完善性。再根据SRAM芯片的时序要求,借助于ChipScope工具对EDAC模块中的时序控制逻辑进行调试,确定了EDAC模块能够稳定实现功能的最高效时序配置。确定之后通过DSP程序对EDAC模块进行连续读写测试,其间由FPGA逻辑模拟添加随机错误,测试结果证明EDAC模块功能可靠、运行稳定。(4)对于非宇航级的商用现货DSP在空间环境中受单粒子效应影响的问题,本文从DSP的结构和运行流程出发,分析了单粒子效应对DSP影响的机理和故障在系统中的传播过程及影响。研究了复位和关键变量冗余技术对于提高DSP抗辐射性能的作用效果,并通过理论推导分析验证了缩短变量保持时间的关键变量冗余技术对降低变量数据出错的概率具有理想效果。本论文的研究工作针对空间应用的信息处理系统的实际需要,具有很强的实用性,可以将其应用于我国的航天设备特别是以商用现货电子原件为主的民用航天设备之中,必然能够提高我国航天信息系统在空间辐射环境中的运行可靠性,对大力推进我国航天事业的发展具有很积极的意义。

全文目录

摘要  8-10
ABSTRACT  10-13
第一章绪论  13-30
  1.1 课题背景与研究意义  13-19
    1.1.1 空间应用电子系统概述  13-14
    1.1.2 空间辐射环境与单粒子效应  14-17
    1.1.3 空间应用信号处理系统常见的辐射效应及抗辐射设计  17-18
    1.1.4 本论文中所做研究工作的意义  18-19
  1.2 国内外研究现状  19-28
    1.2.1 单粒子辐射效应机理的研究现状  19-23
    1.2.2 抗辐射加固技术的进展状况  23-25
    1.2.3 应用层冗余容错技术的发展  25-27
    1.2.4 国内的相关研究情况  27-28
  1.3 论文研究内容及结构安排  28-30
第二章差错控制编码理论基础  30-36
  2.1 纠错编码概述  30-32
    2.1.1 纠错码的分类  30-31
    2.1.2 编码的检错和纠错能力  31-32
  2.2 线性分组码和完备码  32-34
  2.3 信息处理系统对纠错编码的功能要求  34-35
  2.4 本章小结  35-36
第三章 SRAM 存储器的EDAC 方案设计  36-47
  3.1 汉明码对32 位数据进行EDAC  36-39
    3.1.1 汉明码的性质  36-37
    3.1.2 32 位数据纠错汉明码  37-39
  3.2 EDAC 模块的设计方案  39-46
    3.2.1 纠错模块结构设计  39-43
    3.2.2 校正子的分配  43-46
  3.3 本章小结  46-47
第四章 EDAC 模块的FPGA 实现  47-74
  4.1 基于FPGA 的开发平台  47-50
    4.1.1 FPGA 的结构特点  47-48
    4.1.2 开发工具和开发流程  48-50
  4.2 EDAC 模块的FPGA 设计  50-58
    4.2.1 EDAC 模块的输入输出端口  50-52
    4.2.2 DSP 接口子模块的设计  52-53
    4.2.3 纠错子模块设计  53-57
    4.2.4 EDAC 模块的顶层设计  57-58
  4.3 EDAC 功能的仿真验证  58-65
    4.3.1 仿真环境介绍  59
    4.3.2 仿真试验方法及过程  59-60
    4.3.3 仿真试验及结果  60-65
  4.4 硬件实现及测试  65-73
    4.4.1 EDAC 模块的硬件实现平台  65-66
    4.4.2 硬件时序调试  66-71
    4.4.3 硬件测试验证  71-73
  4.5 本章小结  73-74
第五章 DSP 的抗辐射技术研究  74-84
  5.1 空间辐射对DSP 的主要影响  74-77
    5.1.1 DSP 结构及受空间辐射环境的影响  74-75
    5.1.2 SEU 在DSP 中的影响  75-77
  5.2 DSP 应对空间单粒子效应的方法  77-83
    5.2.1 复位操作修复“软失效”  77-79
    5.2.2 TMR 对关键变量的容错  79-83
  5.3 本章小结  83-84
结束语  84-86
致谢  86-87
参考文献  87-91
作者在学期间取得的学术成果  91

空间应用的信息处理系统抗辐射技术研究

内容摘要

全文目录

相似论文