学位论文 > 优秀研究生学位论文题录展示

全光纤电流互感器数据处理系统的FPGA设计

作　者: 路艳梅
导　师: 陈鸿
学　校: 中北大学
专　业: 测试计量技术及仪器
关键词: 全光纤电流互感器 FPGA 相关检测算法 FIFO
分类号: TP274.2
类　型: 硕士论文
年　份: 2009年
下　载: 285次
引　用: 2次
阅　读: 论文下载

内容摘要

近年来,随着电力系统的额定电压等级和传输容量的大幅度提高,传统的电磁式互感器存在着一系列的不足,难以满足电力系统发展的需要,全光纤电流互感器以其自身的优势,取代了传统的电磁式电流互感器在电力系统中的位置。数字信号处理具有快速性、稳定性、可重复性、集成方便、精度高等优点,在许多领域中已经逐步代替了传统的模拟信号处理。常用的实现高速数字信号处理的器件有DSP和FPGA。本课题针对全光纤电流互感器输出信号的特点,采用了相关检测算法来提取被噪声淹没的微弱信号。在硬件的实现上,采用了DSP+FPGA的系统设计方案。其中,FPGA的设计是本文的主要研究内容。根据FPGA的外围器件A/D模数转换器和DSP以及要实现的相关检测算法,本课题对FPGA内部的功能进行了模块划分,以Xilinx ISE为软件平台,采用Verilog HDL语言对其进行编程实现,主要设计的功能模块有:时钟模块、异步FIFO模块、内部地址产生模块、乒乓存储器模块、A/D模数转换器测试模块等。并对各模块进行XST综合以及采用ModelSim仿真工具进行相关的时序仿真。除此之外,影响异步FIFO设计的亚稳态问题,通过使用同步处理的方法得到了解决,此同步处理的方法同样应用到数据地址及信号的处理中,可有效减少不必要错误的发生。通过设计和调试得出,相关检测算法可在设计的硬件电路中正常运行,并且可以高线性度地检测到被测信号,满足指标要求,但是仍然存在着缺陷和改进空间,如为了充分利用FPGA的资源以及便于时钟同步是否可以考虑用FPGA来实现更多的算法预处理。

全文目录

摘要  4-5
Abstract  5-10
1 绪论  10-15
  1.1 课题研究背景  10-12
    1.1.1 全光纤电流互感器概述  10
    1.1.2 全光纤电流互感器信号的检测  10-12
  1.2 数字信号处理和FPGA的发展简述  12-13
  1.3 本课题研究的主要内容  13-15
    1.3.1 系统的总体结构与功能  13-14
    1.3.2 论文结构安排  14-15
2 全光纤电流互感器数据处理系统的设计方案  15-31
  2.1 全光纤电流互感器信号的检测方案  15-22
    2.1.1 全光纤电流互感器的输出信号  15-17
    2.1.2 微弱信号的检测方案  17-19
    2.1.3 相关检测算法  19-22
  2.2 数据处理系统的硬件设计方案  22-30
    2.2.1 硬件实现方案的选择  22-24
    2.2.2 总体设计方案  24-25
    2.2.3 系统需达到的技术指标  25-26
    2.2.4 主要芯片选型  26-30
  2.3 本章小结  30-31
3 可编程逻辑器件(FPGA)技术概述  31-41
  3.1 FPGA简介  31-36
    3.1.1 可编程逻辑器件的发展  31-32
    3.1.2 使用FPGA器件开发的优点  32-33
    3.1.3 FPGA的设计方法与设计流程  33-36
  3.2 硬件描述语言Verilog HDL  36-38
  3.3 FPGA设计及仿真软件  38-40
    3.3.1 设计软件  38-39
    3.3.2 仿真软件  39-40
  3.4 本章小结  40-41
4 可编程逻辑器件(FPGA)设计  41-67
  4.1 概述  41-42
  4.2 时钟产生模块的设计  42-46
    4.2.1 数字时钟管理器(DCM)  42-43
    4.2.2 系统时钟产生模块  43-45
    4.2.3 A/D模数转换器时钟发生模块  45-46
  4.3 异步FIFO的设计  46-53
    4.3.1 FIFO简介  46-47
    4.3.2 异步时钟域的解决方法  47-48
    4.3.3 异步FIFO的设计  48-53
  4.4 兵乓存储器模块的设计  53-58
    4.4.1 BLOCK RAM基本结构  53-54
    4.4.2 BLOCK RAM设计说明  54-56
    4.4.3 基于块RAM的乒乓存储器模块设计  56-58
  4.5 内部地址产生模块的设计  58-59
  4.6 内部A/D测试模块设计  59-60
  4.7 内部数据预处理  60-61
  4.8 顶层模块设计  61-64
  4.9 系统综合  64
  4.10 设计实现以及验证时序约束  64-65
  4.11 位置约束  65-66
  4.12 本章小结  66-67
5 实验结果分析  67-73
  5.1 FPGA的配置  67-68
  5.2 FPGA的下载  68-69
  5.3 实验结果处理及分析  69-72
  5.4 完成课题所需注意的问题  72-73
6 总结与展望  73-75
  6.1 本文工作总结  73
  6.2 工作中的体会  73-74
  6.3 进一步的研究  74-75
参考文献  75-78
攻读硕士期间发表的论文及所取得的研究成果  78-79
致谢  79

全光纤电流互感器数据处理系统的FPGA设计

内容摘要

全文目录

相似论文