学位论文 > 优秀研究生学位论文题录展示

DVB系统信道编码的研究与FPGA实现

作　者: 徐宇白
导　师: 吕锋
学　校: 武汉理工大学
专　业: 通信与信息系统
关键词: 数字视频广播扰码 RS码卷积交织码卷积码
分类号: TN791
类　型: 硕士论文
年　份: 2009年
下　载: 183次
引　用: 2次
阅　读: 论文下载

内容摘要

数字图像通信的最广泛的应用就是数字电视广播系统,与以往的模拟电视业务相比,数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命,而与此对应的DVB(Digital Video Broadcasting)标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG-2标准作为音频及视频的编码压缩方式,随后对MPEG-2码流进行打包形成TS流(transport stream),进行多个传输流复用,最后通过不同媒介进行传输。在DVB标准的传输系统中,无论是卫星传输,电缆传输还是地面传输,为了保障图像质量,使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象,都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。信道编码设计方案的优劣决定了DVB系统的成功与否,本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案,主要进行了如下几项工作:1)介绍了DVB系统信道编码的基本概念及特点,深入研究了DVB标准中信道编码部分的关键技术,并针对每个信道编码模块进行工作原理分析、算法分析。2)根据DVB信道编码的特点,重点对信道编码中四个模块,包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析,并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。3)在RS(204,188)编码过程中,利用有限域常数乘法器的特点,对编码器进行了优化,在很大程度上提高了编码效率,卷积交织器部分采用RAM移位法,实现起来更为简单且节省了FPGA器件内部资源。4)设计以Altera公司的QuartusⅡ为开发平台,利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现,通过VerilogHDL描述和时序仿真来验证算法的可行性,并给出系统设计中减少毛刺的方法,使系统更为稳定。最终的系统仿真结果表明该系统工作稳定,达到了DVB系统信道编码设计的要求。

全文目录

摘要  4-5
Abstract  5-9
第1章绪论  9-13
  1.1 课题研究的目的及意义  9-10
  1.2 国内外研究现状  10-12
  1.3 本文的主要研究内容与组织结构  12-13
第2章 DVB系统信道编码总体结构  13-24
  2.1 DVB系统概述  13-15
    2.1.1 DVB系统结构  13-14
    2.1.2 DVB系统的标准  14-15
  2.2 DVB系统信道编码相关理论  15-16
  2.3 DVB系统信道编码功能模块设计  16-21
    2.3.1 DVB系统信道编码总体功能模块  16-18
    2.3.2 扰码发生器模块  18-19
    2.3.3 RS编码器模块  19
    2.3.4 交织器模块  19-20
    2.3.5 卷积编码器模块  20-21
  2.4 PFGA设计流程  21-24
第3章 DVB系统信道编码设计方案  24-41
  3.1 扰码发生器的设计方案  24-26
    3.1.1 DVB系统中的扰码原理  24-25
    3.1.2 m序列生成器  25-26
    3.1.3 DVB系统中扰码器程序设计流程  26
  3.2 RS编码器的算法研究与设计方案  26-32
    3.2.1 RS编码原理及算法  27-29
    3.2.2 RS(204,188)编码器的电路设计  29-31
    3.2.3 乘法器的优化设计  31-32
  3.3 卷积交织器的研究与设计  32-37
    3.3.1 卷积交织原理  32-33
    3.3.2 卷积交织器的电路设计  33-36
    3.3.3 卷积交织器程序设计流程图  36-37
  3.4 卷积编码的研究与设计  37-39
    3.4.1 卷积编码原理  37-38
    3.4.2 (2,1,7)卷积码的电路设计  38-39
  3.5 QPSK调制  39-41
第4章 DVB系统信道编码的FPGA实现与仿真  41-49
  4.1 系统开发平台  41-42
    4.1.1 器件的选择  41-42
    4.1.2 开发平台  42
  4.2 扰码发生器的实现与仿真  42-43
  4.3 RS编码器的实现与仿真  43-45
  4.4 卷积交织器的实现与仿真  45-46
  4.5 卷积编码器的实现与仿真  46-47
  4.6 QPSK调制的实现与仿真  47-48
  4.7 系统设计的改进  48-49
第5章结论与展望  49-51
  5.1 本文总结  49-50
  5.2 前景展望  50-51
参考文献  51-54
致谢  54-55
攻读硕士学位期间发表的论文及参加的项目  55

DVB系统信道编码的研究与FPGA实现

内容摘要

全文目录

相似论文