学位论文 > 优秀研究生学位论文题录展示

片上网络（NoC）的关键技术研究及FPGA验证

作　者: 董光普
导　师: 王冰峰
学　校: 电子科技大学
专　业: 控制理论与控制工程
关键词: 片上网络(NoC) Verilog语言 FPGA 可测性设计
分类号: TN47
类　型: 硕士论文
年　份: 2011年
下　载: 78次
引　用: 1次
阅　读: 论文下载

内容摘要

随着半导体工艺技术进入纳米时代,在单个芯片中集成了越来越多的晶体管。在上个世纪九十年代,片上系统(System on Chip, SoC)的出现标志着集成电路的发展向集成系统的转变。片上系统是指在单个芯片中实现一个完整的计算系统,它采用了总线架构,为系统各模块提供了高性能的互连。但是随着集成电路的持续发展,片上系统将面临着互连延迟、地址扩展以及功耗极限等性能提升的瓶颈问题。因此,必须开发一种新型的芯片体系架构以适应持续的性能增长,片上网络(Network on Chip,NoC)应运而生。片上网络集成了多个处理器核,处理器之间采用分组路由的方式进行片上通信,有效的解决了总线结构产生的各种性能瓶颈问题。本文首先讨论了课题的背景和研究意义,然后深入分析了片上网络的体系结构和各组成部分,并对它的拓扑结构、交换技术、路由算法等关键技术进行研究归纳,建立了一套适合在FPGA中运行的设计方案。然后建立了片上网络的通信模型,对它的通信过程,连接的建立,数据包的传递,通道的管理都进行了比较透彻的分析。最后,利用verilog语言建立各个模块的RTL模型和网络连接模型,并下载到FPGA中进行设计验证,通过采集到的运行数据可以看出论文中建立的网络模型实现了片上网络的通信功能。另外,本文还利用编码技术实现了片上网络通信的可测性设计,利用复制及奇偶校验码、串扰避免及单错校正联合编码能够检测通信的正确性,并有效的降低了系统的功耗和误码率,保证了系统的可靠性。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章绪论  9-15
  1.1 集成电路技术的发展  9-10
  1.2 片上系统的基本概念  10-11
  1.3 FPGA 简介  11-12
  1.4 国内外研究现状  12-13
  1.5 论文的主要任务  13-14
  1.6 论文的章节安排  14-15
第二章片上网络的关键技术分析  15-34
  2.1 片上网络的基本结构  15-16
  2.2 片上网络的拓扑结构  16-21
    2.2.1 2D mesh 形  17
    2.2.2 2D Torus 形  17-18
    2.2.3 胖树形(Fat-tree)  18
    2.2.4 八角形结构(Octagon Topology)  18-19
    2.2.5 3D mesh 结构  19-20
    2.2.6 不规则拓扑结构  20-21
  2.3 片上网络数据交换技术  21-26
    2.3.1 包交换技术  21-24
    2.3.2 虚拟通道(Virtual Channel)  24
    2.3.3 虚电路交换(Virtual circuit)  24-26
  2.4 路由算法  26-31
    2.4.1 确定性路由算法(Deterministic Routing)  27-31
    2.4.2 自适应性路由算法(Adaptive Routing)  31
  2.5 通道缓存管理  31-32
  2.6 流控制技术  32-34
第三章片上网络的通信模型的建立  34-49
  3.1 通信协议  35-40
  3.2 网络接口单元  40-41
    3.2.1 源接口单元  40-41
    3.2.2 目标接口单元  41
  3.3 数据包传输单元  41-44
    3.3.1 交换开关  42-43
    3.3.2 数据包管理  43-44
  3.4 通信过程  44-49
    3.4.1 主节点请求发送  44-45
    3.4.2 主节点请求接收  45-46
    3.4.3 从节点请求发送  46
    3.4.4 从节点请求接收  46-47
    3.4.5 通信时序  47
    3.4.6 通信模式  47-49
第四章片上网络的设计及FPGA 验证  49-70
  4.1 片上网络的设计方法  49-51
    4.1.1 基于IP 核的片上网络设计  49-50
    4.1.2 基于平台的设计方法  50-51
  4.2 片上网络的设计  51-66
    4.2.1 资源节点(Resource)  51-55
    4.2.2 交换节点(Switch)  55-61
    4.2.3 资源网络接口(Resource Network Interface)  61-62
    4.2.4 片上网络的整体验证  62-66
  4.3 片上网络设计的硬件平台  66-70
    4.3.1 FPGA 介绍  67
    4.3.2 其他模块介绍  67-70
第五章片上网络的功耗分析及可测性设计  70-79
  5.1 功耗分析  70-72
    5.1.1 硬件功耗分析  70-71
    5.1.2 片上网络功耗分析  71-72
  5.2 片上网络的可测性设计  72-79
    5.2.1 复制及奇偶校验编码  73-74
    5.2.2 串扰避免及双错校正编码  74-76
    5.2.3 编码方案对功耗的影响  76-79
第六章总结与展望  79-80
致谢  80-81
参考文献  81-84
攻读硕士学位期间的研究成果  84-85

片上网络（NoC）的关键技术研究及FPGA验证

内容摘要

全文目录

相似论文