学位论文 > 优秀研究生学位论文题录展示

基于DDS的任意波形发生器设计与实现

作　者: 胡吉乐
导　师: 陈勇；崔自中
学　校: 电子科技大学
专　业: 软件工程
关键词: 直接数字合成现场可编程门阵列 D/A转换器 MATLAB仿真
分类号: TN741
类　型: 硕士论文
年　份: 2011年
下　载: 149次
引　用: 0次
阅　读: 论文下载

内容摘要

频率合成技术已经步入了第三代直接数字合成阶段,任意波形的产生广泛采用直接数字合成器来实现,即将待产生的任意波形根据乃奎斯特采样定理量化后存入波形数据存储器,在相位累加器的相位叠加运算中产生对波形数据存储器寻址的地址信息,并在一定的系统参考时钟的作用下将波形数据读出,用D/A转换器进行数模转换得到模拟信号并通过低通滤波器滤除高频分量后还原出用户需要的模拟合成波形。本文分析了直接数字合成技术(DDS)的基本原理和算法,讨论了DDS系统的电路结构,使用现场可编程门阵列(FPGA)作为平台,实现直接数字合成技术,进行了任意波形发生器的硬件电路设计,使用QuartusⅡ开发工具进行了相位累加器,波形存储器,数据寄存器,地址发生器模块的设计与仿真,使用MATLAB工具进行了滤波器模块的设计仿真,波形数据的生成,D/A转换电路的设计等。本文根据输出波形分辨率的要求,设计了相位累加器的位宽,并进行逻辑功能仿真和模块的时序验证,D/A转换及运放电路的设计。最后进行了硬件平台的验证,FPGA实现了波形数据的读取和输出。

全文目录

摘要  4-5
ABSTRACT  5-8
第一章绪论  8-13
  1.1 研究任意波形发生器的背景及意义  8-9
  1.2 国内外动态  9-10
  1.3 任意波形发生器的功能  10-11
  1.4 本课题研究工作主要内容  11-13
第二章 Verilog HDL 及开发环境介绍  13-20
  2.1 Verilog HDL 介绍  13-15
  2.2 HDL 设计流程介绍  15-17
    2.2.1 自顶向下设计  15-16
    2.2.2 层次划分的基本方法  16
    2.2.3 模块的设计编译和仿真  16-17
  2.3 QuartusⅡ介绍  17-20
第三章任意波形发生器设计  20-62
  3.1 频率合成技术  20-27
    3.1.1 频率合成技术的发展  20-23
    3.1.2 DDS 概况  23-26
    3.1.3 DDS 基本结构  26-27
  3.2 DDS 性能参数  27-37
    3.2.1 主要性能参数  27-29
    3.2.2 噪声与杂散  29-37
  3.3 相位累加器设计仿真  37-43
    3.3.1 累加器原理  37-39
    3.3.2 累加器逻辑设计  39-43
  3.4 波形数据存储器设计仿真  43-46
    3.4.1 IP 核存储器的调用  43-45
    3.4.2 SRAM 芯片存储器  45-46
  3.5 指令寄存器设计仿真  46-48
  3.6 滤波器设计仿真  48-58
    3.6.1 MATLAB 环境介绍  48-50
    3.6.2 滤波器原理  50-51
    3.6.3 MATLAB 仿真  51-58
  3.7 DDS 验证  58-62
    3.7.1 波形数据的产生  58-59
    3.7.2 DDS 的FPGA 验证  59-62
第四章硬件电路设计及实验验证  62-74
  4.1 FPGA 电路  62-64
    4.1.1 时钟电路  62
    4.1.2 下载配置电路  62-64
  4.2 D/A 转换器电路  64-70
    4.2.1 D/A 原理及关键参数  64-65
    4.2.2 D/A 转换电路  65-69
    4.2.3 运算放大器电路设计  69-70
  4.3 实验结论  70-74
第五章结论与展望  74-76
致谢  76-77
参考文献  77-79

基于DDS的任意波形发生器设计与实现

内容摘要

全文目录

相似论文