学位论文 > 优秀研究生学位论文题录展示

用于先进PLC的异构多核MPU研究与设计

作　者: 陶旭东
导　师: 黄志钢
学　校: 沈阳理工大学
专　业: 控制理论与控制工程
关键词: 异构多核处理器实时性 PLC FPGA 软核
分类号: TP332.3
类　型: 硕士论文
年　份: 2011年
下　载: 16次
引　用: 0次
阅　读: 论文下载

内容摘要

目前PLC采用的单核微处理器作为处理器越来越难以满足工业控制领域日益严格的实时性要求。多核处理器以其控制逻辑简单、高处理能力、高实时性、低功耗等优点能满足PLC处理器所面临的需求。本文通过仔细分析多核处理器发展现状及趋势,指出了异构多核处理器优势,并根据当前PLC发展趋势及特点,提出了一种用于先进PLC的异构多核处理器的设计。该异构多核处理器软核采用Verilog硬件描述语言编写实现,在内部把主控核、基本核、运算核和字符串核有机的结合在一起。基本核设计了基本指令集,其他各功能核根据各自的功能设计了相应的特殊指令以及相应的特殊硬件。根据核功能的不同,对各类核进行了结构设计,在文中详细阐述了设计的各类核的结构和指令集以及指令的执行流程,并对主核与从核的通信和相邻从核的通信及中断处理过程做了设计说明。例如字符串核的设计更能说明每个核处理的任务可以在很小、很专一的条件下达到很高效,并且根据核的复杂度不同可以设计不同的时钟频率。这对异构多核处理器处理速度、实时性的提高和功耗的降低都具有极为重要的意义。本文对所设计的异构多核处理器用Verilog语言编写了软核,在Libero编程环境上进行了综合和波形仿真。接着把软核下载到了型号为AFS600的FPGA中,并使用软核的指令集编写了简单的软核用户程序进行了验证。然后把验证的结果和设计的要求的时序进行了性能比较,其功能达到了预期的设计目标,即每一个核都是结构完整、能独立工作,或多个核协同工作,且每个核只专注于少数几种类型的操作。异构多核处理器的研究为后续的相关产品开发和设计奠定了坚实的基础。

全文目录

摘要  6-7
Abstract  7-12
第1章绪论  12-18
  1.1 可编程控制器和多核处理器的发展概况  12-15
    1.1.1 PLC 的发展概况  12-13
    1.1.2 多核处理器的发展概况  13-15
  1.2 课题的设计背景  15-16
  1.3 课题的研究内容、创新点  16-17
  1.4 论文章节结构  17-18
第2章异构多核处理器体系结构的设计思想  18-23
  2.1 总体结构  18-19
  2.2 核类型  19-20
    2.2.1 基本核  19
    2.2.2 主核  19-20
    2.2.3 字符串核  20
    2.2.4 算术核  20
  2.3 核间通信  20-21
    2.3.1 主存  20
    2.3.2 处理器总线  20
    2.3.3 主核缓存  20-21
  2.4 中断  21
    2.4.1 中断种类及优先级  21
    2.4.2 中断响应流程  21
  2.5 时钟  21-22
    2.5.1 时钟系统  21-22
    2.5.2 核内时钟与跨核时钟  22
    2.5.3 时钟切换  22
  2.6 核运行模式的切换  22-23
    2.6.1 核运行  22
    2.6.2 运行模式  22-23
第3章基本核的指令集  23-29
  3.1 指令格式  23-24
    3.1.1 操作码  23
    3.1.2 操作数  23-24
  3.2 基本指令集  24-29
    3.2.1 指令描述符号介绍  24
    3.2.2 数据操作指令  24-26
    3.2.3 跳转指令  26-27
    3.2.4 堆栈指令  27
    3.2.5 位操作指令  27-28
    3.2.6 核控制指令  28-29
第4章基本核的硬件设计  29-38
  4.1 基本核的构架  29-31
  4.2 基本核各功能模块设计  31-38
    4.2.1 特殊功能寄存器SFR  31-32
    4.2.2 程序存储器PM  32
    4.2.3 数据存储器DM  32-33
    4.2.4 状态机STATE  33
    4.2.5 核执行器CEU  33-38
第5章功能核的设计  38-48
  5.1 主控核  38-42
    5.1.1 主控核指令  38-39
    5.1.2 主控核结构  39-40
    5.1.3 主控核的指令操作流程  40-42
  5.2 算术核  42-44
    5.2.1 算术核指令  42-43
    5.2.2 算术核结构  43
    5.2.3 算术核的指令实现  43-44
  5.3 字符串核  44-48
    5.3.1 字符串核指令  45-46
    5.3.2 字符串核结构  46
    5.3.3 字符串核指令实现  46-48
第6章异构多核处理器的编程实现  48-55
  6.1 程序设计流程  48-49
    6.1.1 自顶向下设计与自底向上设计  48
    6.1.2 层次管理  48-49
  6.2 核内具体模块的目标功能和程序实现  49-53
    6.2.1 SFR模块的程序实现  49-50
    6.2.2 DM 模块的程序实现  50-51
    6.2.3 PM 模块的程序实现  51
    6.2.4 STATE模块的程序实现  51-52
    6.2.5 CEU 模块的程序实现  52-53
  6.3 基本核模块的程序实现  53-54
  6.4 异构多核处理器的程序实现  54-55
第7章异构多核处理器在软硬件上实现过程  55-64
  7.1 Libero IDE V9.0介绍  55-57
  7.2 具体模块的编译和仿真的过程  57
  7.3 电路综合  57-58
  7.4 仿真  58-59
    7.4.1 前仿真  58-59
    7.4.2 综合后仿真  59
    7.4.3 布局布线后仿真  59
  7.5 布局布线  59-62
    7.5.1 引脚分配  60
    7.5.2 布局布线  60-61
    7.5.3 时序约束和分析  61
    7.5.4 功耗分析  61-62
  7.6 开发板  62-64
    7.6.1 开发板介绍  62-63
    7.6.2 下载编程文件  63-64
第8章应用程序验证  64-72
  8.1 单核程序验证  64-67
    8.1.1 仿真结果  64-66
    8.1.2 在FPGA 开发板上的验证  66-67
    8.1.3 单核程序验证结论  67
  8.2 多核程序验证  67-71
    8.2.1 单核、多核比对的程序  67-68
    8.2.2 单核、多核比对的结果  68-71
  8.3 应用程序验证结论  71-72
结论  72-73
参考文献  73-77
攻读硕士学位期间发表的论文和取得的科研成果  77-78
致谢  78-79

用于先进PLC的异构多核MPU研究与设计

内容摘要

全文目录

相似论文