学位论文 > 优秀研究生学位论文题录展示

基于片上网络多核处理器的软件优化和硬件加速设计

作　者: 潘鹏
导　师: 李丽
学　校: 南京大学
专　业: 微电子学与固体电子学
关键词: 多核处理器片上网络淡入淡出算法深度包检测字符串模式匹配
分类号: TN47
类　型: 硕士论文
年　份: 2011年
下　载: 11次
引　用: 0次
阅　读: 论文下载

内容摘要

多核技术的出现,使处理器发展登上了一个新的台阶。多核技术能够使系统并行处理任务,还使系统更易于扩充,并且能够在更纤巧的外形中融入更强大的处理性能,这种外形所用的功耗更低、计算功耗产生的热量更少。因此,多核技术为处理器的未来发展提供了一个广阔的空间。在多核处理器的发展中,一种基于片上网络(NoC)架构的设计方案正受到人们越来越多的关注。NoC技术的核心思想是将以计算机网络通信技术移植到芯片设计中来,从而代替传统的总线通信架构。NoC在可扩展性、可重用性、设计效率、带宽、同步策略等方面具有无可比拟的优势,成为解决片上通信问题最有潜力的方案之一本文围绕着NoC架构下的多核处理器技术,从多核处理器片上软件优化设计和硬件加速设计这两方面展开论述。本文的主要工作如下：首先,较为详细的介绍了NoC的概念以及其中的一些关键技术。然后,结合项目组自主研发设计的基于NoC架构的H3MP-16多核处理器演示系统,介绍了该系统的软硬件架构,并着重讨论了其上淡入淡出算法的设计和优化等内容。由于硬件设计的需要,分析比较了深度包检测(DPI)技术中的几种字符串模式匹配算法,并介绍了几种模式匹配算法的硬件实现技术。最后,详细讨论了一种模式匹配算法的硬件设计方案,以及该硬件模块的仿真验证结果,并提出了两种将其与多核NoC相结合的方案。需要指出的是,在模式匹配算法已有的各种实现中,主要分为两部分,一部分关注于字符串模式匹配的硬件设计和实现,另一部分则关注于用多核去完成所有的任务,但是将这两者相结合的设计目前还不常见。而本文试图将模式匹配硬件加速模块与基于NoC架构的多核处理器相结合,并提出了相应的设想方案,这正是本文的特别之处。

全文目录

摘要  4-6
ABSTRACT  6-8
目录  8-11
插图目录  11-13
缩略词说明  13-14
第一章绪论  14-19
  1.1 研究背景  14-16
    1.1.1 多核处理器和NoC  14-15
    1.1.2 多核处理器和硬件加速  15-16
  1.2 研究现状和进展  16-17
    1.2.1 NoC的研究  16-17
    1.2.2 DPI硬件加速的研究  17
  1.3 课题来源及本文的主要内容  17-19
第二章片上网络技术  19-28
  2.1 NoC基本概念  19-20
  2.2 NoC设计空间  20-21
  2.3 NoC拓扑结构  21-24
  2.4 路由方法  24-25
  2.5 交换技术  25-26
  2.6 NoC关键技术难点  26-27
    2.6.1 存储结构问题  26-27
    2.6.2 软件并行化问题  27
    2.6.3 功耗管理问题  27
  2.7 本章小结  27-28
第三章基于H3MP-16多核处理器片上软件设计和优化  28-39
  3.1 H3MP-16多核处理器介绍  28-34
    3.1.1 演示系统功能  28-29
    3.1.2 H3MP-16系统硬件架构  29-31
    3.1.3 H3MP-16系统软件架构  31-33
      3.1.3.1 控制核上的软件  31-32
      3.1.3.2 运算核上的软件  32-33
    3.1.4 系统工作流程  33-34
    3.1.5 系统实时性要求  34
  3.2 Fade算法的设计  34-35
  3.3 Fade算法的优化  35-38
    3.3.1 汇编语言常用的优化方法  35-36
    3.3.2 Fade算法优化方法  36-37
    3.3.3 算法优化结果分析  37-38
  3.4 Fade算法在H3MP-16多核系统上的运行  38
  3.5 本章小结  38-39
第四章深度包检测和模式匹配  39-48
  4.1 深度包检测技术介绍  39-42
    4.1.1 深度包检测概念  39-40
    4.1.2 深度包检测技术工作原理  40-41
    4.1.3 深度包检测中的关键技术  41-42
  4.2 字符串模式匹配算法分析  42-46
    4.2.1 单模匹配算法  42-45
      4.2.1.1 强行搜索算法  42-43
      4.2.1.2 KMP算法  43-44
      4.2.1.3 BM算法  44-45
    4.2.2 多模匹配算法—Aho-Corasick算法  45-46
  4.3 基于硬件实现的DPI技术  46-47
  4.4 本章小结  47-48
第五章基于王永成算法的模式匹配硬件设计  48-60
  5.1 王永成算法  48-50
  5.2 硬件设计方案  50-57
    5.2.1 控制逻辑设计  51-52
    5.2.2 状态表和跳转表的设计  52-54
    5.2.3 工作流程  54-55
    5.2.4 设计方案的实现  55-57
  5.3 设计的功能验证  57
  5.4 加速模块与NoC多核处理器相结合的设想  57-59
  5.5 本章小结  59-60
第六章总结和展望  60-62
  6.1 本文总结  60-61
  6.2 未来工作展望  61-62
参考文献  62-65
攻读硕士学位期间发表的论文  65
攻读硕士学位期间申请的专利  65-66
致谢  66

基于片上网络多核处理器的软件优化和硬件加速设计

内容摘要

全文目录

相似论文