学位论文 > 优秀研究生学位论文题录展示

基于分段多项式逼近的DDS设计及FPGA实现

作　者: 宋学良
导　师: 郭裕顺
学　校: 杭州电子科技大学
专　业: 电路与系统
关键词: 直接数字频率合成器相位—幅度转换分段多项式逼近 FPGA
分类号: TN74
类　型: 硕士论文
年　份: 2011年
下　载: 49次
引　用: 0次
阅　读: 论文下载

内容摘要

在直接数字频率合成器(DDS)系统中,相位—幅度转换模块是最关键的电路,是国内外学者竞相研究的领域。为了降低DDS的输出杂散,减少电路资源消耗,提高DDS的总体性能,一定要采用高效、优化的相幅转换电路。本文研究了基于分段多项式逼近的相幅转换算法,进行了基于这种算法的直接数字频率合成器设计,并完成了在Altera公司的Cyclone II系列FPGA器件EP2C8Q208C8上的实现。整个设计首先在MATLAB环境下完成了分段多项式的逼近算法,按照一定的准则计算出各个分段多项式的系数,然后进行了DDS的Verilog HDL设计。设计分为相位累加器、象限变换电路、相位—幅度转换等模块;实现过程中采用了IP复用技术;为了提高运算速度,采用了流水线技术。同时对此电路结构进行了模块化和参数化处理,使之具有一定的通用性,在改变分段段数和多项式阶次时只需要修改少量的参数即可实现。设计完成后通过仿真工具对设计进行验证;准确计算出各个信号在参加运算时的时延,保证各模块之间的对应时序正确,是系统设计中需要特别重视的问题。在FPGA系统级仿真时,介绍了一种采用Quartus II与MATLAB软件联合仿真的方式,将波形仿真输出的数据导入到MATLAB软件中进行运算处理,用图形化的形式来验证设计结果的正确性。最后将通过仿真的代码下载到Altera公司的FPGA器件上,配合外接的DAC模块,对DDS系统作了实物验证。文中还对基于ROM查找表结构的DDS与本文实现的DDS结构在性能和资源消耗方面作了比较,结果表明本文的方法显著减少了ROM表资源。在最高时钟频率几乎相同时,要达到相同的SFDR指标(78dBc),ROM查找表结构消耗210×11bits ROM资源和83个逻辑单元(LE),本文方法消耗192 bits ROM资源和590个逻辑单元(LE)。

全文目录

摘要  5-6
ABSTRACT  6-9
1 绪论  9-13
  1.1 频率合成技术的发展历程  9-11
  1.2 DDS 的研究现状及发展趋势  11-12
  1.3 本文的工作  12-13
2 直接数字频率合成技术研究  13-18
  2.1 DDS 的工作原理  13-14
  2.2 DDS 的基本结构  14-15
    2.2.1 相位累加器  14
    2.2.2 相位—幅度转换模块  14
    2.2.3 数模转换器  14-15
  2.3 DDS 的性能特点  15-16
    2.3.1 DDS 技术的优点  15
    2.3.2 DDS 技术的不足  15-16
  2.4 DDS 的输出杂散及抑制方法  16-18
    2.4.1 DDS 杂散的主要来源  16-17
    2.4.2 常用杂散抑制的方法  17-18
3 优化DDS 结构的方法  18-25
  3.1 正弦函数对称法  18-19
  3.2 正弦一相位差算法  19-20
  3.3 三角近似法  20-21
    3.3.1 Sunderland 结构  20-21
    3.3.2 Nicholas 优化结构  21
  3.4 CORDIC 算法  21-24
    3.4.1 CORDIC 原理  21-22
    3.4.2 CORDIC 算法的操作模式  22-24
  3.5 线性插值近似法  24-25
4 分段多项式逼近法  25-32
  4.1 基本原理  25-26
  4.2 多项式系数的确定  26-32
    4.2.1 最小二乘法  27-28
    4.2.2 最大最小逼近法  28-32
5 DDS 设计的FPGA 实现  32-54
  5.1 系统总体方案划分  32
  5.2 硬件平台及FPGA 开发流程  32-36
    5.2.1 硬件平台简介  32-34
    5.2.2 FPGA 开发流程  34-36
    5.2.3 IP 复用技术  36
  5.3 子模块的设计与验证  36-46
    5.3.1 嵌入式PLL 的调用  36-37
    5.3.2 相位累加器模块  37-39
    5.3.3 象限变换电路  39-40
    5.3.4 相位—幅度转换模块  40-44
    5.3.5 延时模块设计  44-46
  5.4 FPGA 系统级仿真  46-49
  5.5 外部接口模块  49-51
    5.5.1 键盘接口模块  49-50
    5.5.2 数模转换模块  50-51
  5.6 DDS 系统的板级测试  51-54
    5.6.1 引脚锁定  51-52
    5.6.2 下载及测试结果  52-54
6 结论  54-55
致谢  55-56
参考文献  56-60
附录  60-61
详细摘要  61-63

基于分段多项式逼近的DDS设计及FPGA实现

内容摘要

全文目录

相似论文