学位论文 > 优秀研究生学位论文题录展示

基于CPCI总线的多路数据再生系统设计

作　者: 刘丽梅
导　师: 刘齐跃
学　校: 河北科技大学
专　业: 通信与信息系统
关键词: CPCI总线数模转换 PCI9056 FPGA DSP
分类号: TP368.1
类　型: 硕士论文
年　份: 2011年
下　载: 35次
引　用: 0次
阅　读: 论文下载

内容摘要

本课题根据系统的功能要求,采用模块化设计思想,提出了基于CPCI总线的多路数据再生系统的设计方案。将整个系统分为三个模块.分别为CPCI总线接口模块,DSP模块和32路数模转换模块。CPCI总线接口模块主要实现CPCI总线接口。实现方法是采用专用的桥接芯片PCI9056配合FPGA的逻辑来实现的,这种方法有效地降低了设计难度,缩短了开发时间,获得了较好的数据传输性能。DSP模块的功能是产生或者接收外部传入的32路数字信号,并通过DSP程序控制D/A转换率、各路的工作状态以及各路输出模拟信号的幅度和频率,实现软件控制的目的。数模转换模块主要完成32路的数模转换功能。由FPGA芯片、D/A芯片以及一些辅助芯片组成。FPGA将DSP中的数字信号分发给各D/A芯片。并根据DSP中设定的参数产生D/A的工作时钟,完成32路的数模转换功能。同时,根据系统指标要求,分析了32路间幅度和相位一致性误差的影响因素,合理选择器件,保证了本板中32路之间的一致性。另外,系统中采用LVDS协议形成了高精度的时钟同步网络,实现了多板同步功能,保证了多板中各通道之间的相位一致性。最后,提出了测试D/A板各项指标的简便方法,包括动态范围、通道间相位一致性和幅度一致性,并搭建测试平台,验证了此方法的可行性。通过测试,本课题设计的基于CPCI总线的多路数据再生系统已经使用,各项功能和技术指标都达到了系统要求。

全文目录

摘要  4-5
Abstract  5-8
第1章绪论  8-13
  1.1 选题背景  8-9
  1.2 总线技术的选用  9-11
  1.3 D/A转换技术的发展方向  11
  1.4 本文的主要工作  11-13
第2章多路数据再生系统总体方案设计  13-19
  2.1 基于CPCI总线的多路数据再生系统的功能要求  13
  2.2 基于CPCI总线的多路数据再生系统的技术指标  13-14
  2.3 多路数据再生系统的总体方案  14-18
  2.4 本章小结  18-19
第3章器件的选用  19-25
  3.1 CPCI桥接芯片的选用  19-20
  3.2 FPGA芯片的选用  20-21
  3.3 DSP芯片的选择  21-23
    3.3.1 TigerSHARC系列DSP的选用  21-22
    3.3.2 ADSP TS201S芯片的选用  22-23
  3.4 D/A芯片的选用  23-24
  3.5 本章小结  24-25
第4章系统的硬件设计  25-57
  4.1 CPCI总线接口实现  25-32
    4.1.1 CPCI总线协议信号  25-27
    4.1.2 CPCI总线接口设计  27-29
    4.1.3 PCI9056的配置  29-30
    4.1.4 FPGA逻辑接口设计  30-32
  4.2 DSP模块电路设计  32-38
    4.2.1 DSP模块电路结构  32-33
    4.2.2 链路口(link)连接  33-37
    4.2.3 JTAG下载模块的连接  37-38
  4.3 数/模转换的设计  38-48
    4.3.1 CS4345的连接  38-41
    4.3.2 32路数模转换的实现  41-44
    4.3.3 多板同步电路的实现  44-45
    4.3.4 信号调理电路设计  45-48
  4.4 D/A板的整体设计  48-56
    4.4.1 电源的设计  49-52
    4.4.2 时钟的设计  52-54
    4.4.3 抗干扰设计  54-56
  4.5 本章小结  56-57
第5章 FPGA逻辑与DSP程序的实现  57-66
  5.1 FPGA逻辑的实现  57-64
    5.1.1 控制逻辑和时钟模块  58-60
    5.1.2 FIFO模块  60-61
    5.1.3 32通道对应模块  61-64
  5.2 DSP程序的实现  64-65
  5.3 本章小结  65-66
第6章系统功能和指标测试  66-79
  6.1 系统功能测试  66-70
    6.1.1 CPCI总线的测试  66-68
    6.1.2 本板数模转换功能测试  68-69
    6.1.3 链路口传输测试  69-70
  6.2 D/A板技术指标的测试方法和测试结果  70-76
    6.2.1 测试D/A板技术指标的传统方法  70-71
    6.2.2 测试D/A板技术指标的新方法  71-73
    6.2.3 检验结果与分析  73-76
  6.3 多板同步的检验  76-78
    6.3.1 多板同步的实现  77
    6.3.2 多板性能的测试  77-78
  6.4 本章小结  78-79
结论  79-80
参考文献  80-83
攻读硕士学位期间所发表的论文  83-84
致谢  84

基于CPCI总线的多路数据再生系统设计

内容摘要

全文目录

相似论文