学位论文 > 优秀研究生学位论文题录展示

大针数电子提花机控制器的设计

作　者: 张露露
导　师: 袁嫣红
学　校: 浙江理工大学
专　业: 机械电子工程
关键词: 电子提花机控制器 FPGA NiosⅡ软核 μC/OS-Ⅱ操作系统
分类号: TS103.133.3
类　型: 硕士论文
年　份: 2010年
下　载: 33次
引　用: 0次
阅　读: 论文下载

内容摘要

随着多品种高质量提花织物需求的骤增,要求产品自动化水平和织机高速运转的性能越高,对与织机相配套的电子提花机的提花针数和速度提出了更高的要求,但目前我国电子提花机织造技术与国外相比还有一定的差距,多数还是依赖进口,因此大针数和高速度电子提花机的研究势在必行。本文在综合分析国内外电子提花机控制器现有技术的基础上,结合大针数电子提花机控制器的实际要求,着重探讨了基于FPGA嵌入NiosⅡ软核系统的电子提花机控制器的功能设计和实现方案。主控板中,主控芯片选用EP3C25型号FPGA,提花机控制器各功能模块电路包括外部存储器扩展电路、配置模块接口电路、SD卡接口电路、花型数据传输接口电路、选纬和编码器模块电路等。NiosⅡ软核系统选用NiosⅡ/f软核处理器作为CPU,NiosⅡ外围设备包括Altera公司标准IP核和自定制的IP核。标准IP核直接添加到系统中,设置控制器所需参数;自定制IP核有IO口控制模块和编码器模块,其中IO口控制模块专用于花型数据信号的传输,编码器模块用于接收织机当前的状态信息,经过信息数据类型的转换,输出给CPU。控制器的硬件平台构建好后,在NiosⅡ上进行μC/OS-Ⅱ操作系统的移植及内核的测试,μC/OS-Ⅱ操作系统通过驱动程序实现对硬件电路的控制。最后,完成了控制器主要模块的驱动开发以及控制器的主控程序设计。本文研究开发的软硬件完成后在实验室内进行了测试,可实现大针数提花的基本功能。本论文采用基于FPGA嵌入IP软核的SOPC系统方案实现电子提花机的大针数提花,进行软硬协同设计,相对于传统的嵌入式系统方案而言,此方案缩短了开发周期、减少了器件数量,具有一定的创新性。

全文目录

摘要  4-5
Abstract  5-10
第一章绪论  10-17
  1.1 研究背景及意义  10-11
  1.2 电子提花机的研究现状  11-13
  1.3 电子提花机控制器的研究现状  13-14
  1.4 本课题主要研究内容  14-17
第二章电子提花机控制器的工作原理与开发方案  17-27
  2.1 电子提花机的工作原理  17-20
  2.2 控制器开发方案的选择  20-24
    2.2.1 设计要求  20
    2.2.2 控制方案的选择  20-21
    2.2.3 开发工具与开发环境  21-22
    2.2.4 嵌入式操作系统的选择  22-24
  2.3 控制器的主要功能模块  24-26
  2.4 本章小结  26-27
第三章基于FPGA 的电子提花机控制器硬件电路设计  27-40
  3.1 FPGA 特点及应用选型  27-28
  3.2 电子提花机控制器硬件系统总结构  28-30
  3.3 系统电源电路  30-31
  3.4 外部存储器扩展电路  31-33
    3.4.1 SDRAM 电路  31-32
    3.4.2 Flash 存储器电路  32
    3.4.3 铁电存储器电路  32-33
  3.5 配置模块接口电路  33-34
  3.6 SD 卡的接口电路  34-35
  3.7 花型数据传输接口电路设计  35-36
  3.8 其它功能设计  36-37
    3.8.1 编码器模块电路  36-37
    3.8.2 选纬模块电路  37
    3.8.3 信号输入输出接口电路  37
  3.9 硬件抗干扰措施和电路板测试  37-39
    3.9.1 硬件抗干扰措施  37-38
    3.9.2 电路板测试  38-39
  3.10 本章小结  39-40
第四章 NiosⅡ 软核系统的构建  40-55
  4.1 NiosⅡ 软核系统的组成  40-42
    4.1.1 NiosⅡ 处理器的特性  40-41
    4.1.2 Avalon 交换结构总线  41-42
    4.1.3 NiosⅡ 的外围设备  42
  4.2 嵌入FPGA 的NiosⅡ/f 软核系统  42-43
  4.3 NiosⅡ 外围设备中标准的IP 核  43-46
    4.3.1 SDRAM 控制器内核  43
    4.3.2 EPCS 控制器内核  43-44
    4.3.3 SPI 控制器内核  44-46
    4.3.4 PIO 内核  46
  4.4 自定制组件IP 核的设计  46-52
    4.4.1 IO 口控制模块的IP 核设计  47-50
    4.4.2 编码器模块IP 核的设计  50-52
      4.4.2.1 编码器的工作原理  50-51
      4.4.2.2 编码器模块IP 核  51-52
  4.5 在NiosⅡ 中添加各组件模块  52-54
  4.6 FPGA 引脚设置  54
  4.7 本章小结  54-55
第五章大针数电子提花机控制器的软件设计  55-68
  5.1 μC/OS-Ⅱ 操作系统的移植  55-58
    5.1.1 μC/OS-Ⅱ 在NiosⅡ 上的移植  55-58
    5.1.2 内核的测试  58
  5.2 电子提花机控制器的设备驱动程序  58-61
    5.2.1 SD 卡的驱动开发  58-59
    5.2.2 花型输出的驱动开发  59-60
    5.2.3 PIO 设备的驱动开发  60-61
  5.3 控制器的主控程序设计  61-64
    5.3.1 启动任务taskStart( )  62
    5.3.2 按键信号处理任务taskKEY( )  62-63
    5.3.3 发送花型数据任务taskTransmit ( )  63-64
    5.3.4 读取片外存储器任务taskFRAM( )  64
  5.4 程序调试  64-67
  5.5 本章小结  67-68
第六章总结和展望  68-70
  6.1 本文研究的工作总结  68-69
  6.2 研究工作展望  69-70
参考文献  70-74
致谢  74-75
附录1 部分电路原理图  75-77
附录2 部分调试程序  77-81
攻读硕士学位期间的研究成果  81

大针数电子提花机控制器的设计

内容摘要

全文目录

相似论文