学位论文 > 优秀研究生学位论文题录展示

用于固态硬盘的DDR2控制器设计

作　者: 赖海生
导　师: 刘政林
学　校: 华中科技大学
专　业: 集成电路工程
关键词: 固态硬盘 DDR2控制器数据校准带宽利用率
分类号: TP273
类　型: 硕士论文
年　份: 2011年
下　载: 48次
引　用: 0次
阅　读: 论文下载

内容摘要

随着CPU运算速度的不断加快,传统的机械硬盘的读写速度的瓶颈效应越来越明显,进而导致了固态硬盘的发展。可以预见在不久的将来,固态硬盘将会得到大规模的应用。目前主流的固态硬盘的存储介质为Flash,当超过一定的擦写次数之后,Flash的存储可靠性会迅速降低,并且Flash的数据传输速度远小于固态硬盘外部数据传输速度。在固态硬盘中引入DDR2 SDRAM(Double Date Rate Two Synchronous Dynamic Random Access Memory,第二代双倍数据率同步动态随机存取存储器)作为缓存,不仅能够解决传输速率不一致的问题,而且通过合并写操作,减少Flash的擦写次数,进而延长Flash的寿命。本文根据DDR2的JEDEC标准,对DDR2控制器进行了功能上的划分,并使用硬件描述语言实现各个模块的功能。着重分析了DDR2控制器设计的重点以及难点所在——数据的校准,并利用四个步骤的校准,实现读数据从数据选取脉冲时钟域到系统时钟域的转换。通过分析DDR2的时序与性能间的关系并结合固态硬盘的应用,对DDR2控制器进行了性能上的优化,降低DDR2的功耗的同时提高了DDR2的带宽利用率。利用流水线的技术,隐藏了读写地址比较、更新的处理时间,加快了DDR2控制器的处理速度。内建自测试模块提供两种测试模式可以用来测试DDR2芯片的好坏。构建结构化的测试平台,对DDR2控制器进行了仿真验证,大大缩短了DDR2控制器的验证时间。利用FPGA验证控制器逻辑部分功能的正确性。利用Nanosim-VCS混合仿真验证全数字DLL以及延迟链的功能正确性。

全文目录

摘要  4-5
Abstract  5-6
目录  6-8
1 绪论  8-12
  1.1 研究背景  8
  1.2 国内外研究现状  8-10
  1.3 本文完成的工作以及解决的问题  10
  1.4 论文结构  10-12
2 DDR2 介绍  12-26
  2.1 DRAM 原理  12-16
  2.2 JEDEC 的DDR2 工业标准  16-22
  2.3 固态硬盘中DDR2 的作用  22-23
  2.4 DDR2 时序与性能  23-25
  2.5 本章小结  25-26
3 SSD 中的DDR2 控制器设计  26-37
  3.1 SSD 中的DDR2 控制器构架  26-28
  3.2 用户接口模块设计  28-29
  3.3 BIST 模块设计  29-32
  3.4 控制模块设计  32-33
  3.5 物理层模块设计  33-36
  3.6 本章小结  36-37
4 SSD 中DDR2 控制器的关键技术  37-53
  4.1 数据校准  37-48
  4.2 全数字DLL  48-49
  4.3 功耗管理  49-50
  4.4 针对 SSD 应用的 DDR2 带宽优化  50-52
  4.5 本章小结  52-53
5 DDR2 控制器的仿真与验证  53-61
  5.1 DDR2 控制器的测试平台及仿真分析  53-57
  5.2 FPGA 验证  57-59
  5.3 Nanosim-VCS 混合仿真  59-60
  5.4 本章小结  60-61
6 总结  61-62
7 致谢  62-63
参考文献  63-66

用于固态硬盘的DDR2控制器设计

内容摘要

全文目录

相似论文