学位论文 > 优秀研究生学位论文题录展示

DReNoC：基于片上网络的动态可重构计算系统研究与实现

作　者: 陈迎春
导　师: 高明伦；宋宇鲲
学　校: 合肥工业大学
专　业: 电工理论与新技术
关键词: 片上网络 可重构计算 并行计算 可重构异构多核系统 FPGA原型
分类号: TN47
类　型: 硕士论文
年　份: 2010年
下　载: 70次
引　用: 0次
阅　读: 论文下载
 

内容摘要


随着半导体制造工艺和集成电路设计技术的提升,传统的系统架构不能满足百亿级芯片的设计需求。在此背景下,多核芯片方案应运而生,并得到了业界的认可。其中,由通用处理器和专用协处理器构成的异构型多核芯片是多核芯片中极其重要的一个分支。可重构计算技术兼具通用处理器灵活性和专用集成电路性能优势,是未来重要的协处理器设计技术之一。同时,片上网络技术也被认为是解决多核芯片片上通讯的最佳方案。本文在充分研究片上网络和可重构计算技术的基础上,提出和实现了一种面向并行计算的片上网络动态可重构计算系统,完成了该系统的FPGA硬件原型设计工作,并通过实验验证了设计的正确性以及优异性。论文的主要工作和结果如下:首先,提出了一种面向并行计算的系统,完成了FPGA原型设计,并介绍了针对该系统的软硬件协同设计的流程和方法。其次,详细介绍了可重构计算节点的设计,重点介绍了计算过程中的配置字流和数据流的工作模式。最后,设计实验以验证设计的正确性和优异性。通过在原型上加载矩阵连乘、2D-IDCT以及JPEG解码算法,验证了系统的功能正确性,并确定了该系统的性能优势。

全文目录


摘要  5-6
ABSTRACT  6-7
致谢  7-13
第一章 绪论  13-16
  1.1 技术背景  13-14
  1.2 研究现状  14-15
  1.3 课题来源  15
  1.4 论文结构  15-16
第二章 DReNoC 系统模型  16-23
  2.1 概述  16
  2.2 DReNoC 系统结构  16-17
  2.3 片上网络通讯技术  17-19
  2.4 可重构计算技术  19-21
    2.4.1 三种求算方式  19-20
    2.4.2 可重构计算系统的分类  20-21
    2.4.3 可重构计算在 DReNoC 系统中的作用  21
  2.5 SoC 设计技术  21-22
  2.6 总结  22-23
第三章 DReNoC 原型系统  23-35
  3.1 DReNoC 原型系统结构  23-24
  3.2 片上通讯网络  24-27
    3.2.1 路由器的结构  24-25
    3.2.2 报文结构  25-26
    3.2.3 路由算法  26-27
  3.3 网络接口单元  27-28
  3.4 基于Nios II 处理器的单核 SoC  28-31
    3.4.1 标准型Nios II 处理器  29-30
    3.4.2 DMA 控制器  30-31
  3.5 DReSoC 原型系统  31-33
    3.5.1 系统结构  31
    3.5.2 软硬件工作流程  31-33
  3.6 原型芯片实现效果  33-35
第四章 DReSoC 的设计实现  35-53
  4.1 通用处理器  36
  4.2 存储器及网络接口单元  36
  4.3 DMA 控制器  36
  4.4 可重构单元  36-51
    4.4.1 全局控制单元  37-40
    4.4.2 数据缓冲区  40-45
    4.4.3 配置字存储区  45-47
    4.4.4 可重构阵列  47-48
    4.4.5 可重构计算单元  48-51
  4.5 DReSoC 的特点  51-53
第五章 算法映射以及性能分析  53-77
  5.1 实验的目的  53
  5.2 2D-IDCT 算法在可重构单元中的映射  53-59
    5.2.1 2D-IDCT 算法介绍  53-54
    5.2.2 2D-IDCT 算法在DReSoC 上的映射过程  54-57
    5.2.3 2D-IDCT 算法的性能比较  57-59
  5.3 矩阵连乘算法映射  59-69
    5.3.1 矩阵连乘算法介绍  59-60
    5.3.2 矩阵连乘算法在 Nios II 处理器上的实现  60
    5.3.3 矩阵连乘在DReSoC 上的实现  60-64
    5.3.4 矩阵连乘在DReNoC 原型上的实现  64-65
    5.3.5 性能比较  65-69
  5.4 JPEG 解码算法  69-77
    5.4.1 熵解码  70
    5.4.2 反量化  70-71
    5.4.3 IDCT  71
    5.4.4 Upsampling  71-73
    5.4.5 Color Space Convert  73-75
    5.4.6 性能分析  75-77
第六章 总结与展望  77-78
  6.1 论文的主要工作与创新点  77
  6.2 对DReNoC 系统后续研究的规划  77-78
参考文献  78-81
攻读硕士学位期间发表的论文  81-82

相似论文

  1. 一种高性能可扩展公钥密码协处理器的研究与设计,TN918.1
  2. 基于多核计算平台的视频压缩算法研究,TN919.81
  3. 基于GPU的有限元方法研究,O241.82
  4. 射频波注入磁化等离子体的数值模拟,TL612
  5. 低功耗、多主接口、多图层的液晶控制器设计,TN873.93
  6. 新型电网广域后备保护的算法研究,TM774
  7. 保护在线自适应整定的研究,TM77
  8. 面向高效NoC路由差错码设计,TN47
  9. 云环境下MapReduce容错技术的研究,TP302.8
  10. 高动态SINS导航解算算法及其并行化研究,TN966
  11. 图像检索的并行计算方法与系统,TP391.3
  12. GPU加速的粒子滤波PET图像重建算法,TP391.41
  13. 基于GPU的时间序列并行检索算法研究,TP391.41
  14. 基于CPU的源强反算算法研究,TP18
  15. 面向密集数据并行计算的可重构线性阵列处理器架构的设计,TP332
  16. 基于段落指纹的大规模近似网页检测算法研究,TP393.092
  17. 并行与双系统协同差异进化算法及其应用,TP18
  18. 基于NoC的软错误点到点容错机制及面向可靠性的应用映射算法研究,TP302.8
  19. 基于冗余传输的片上网络软错误的容错方法研究,TP302.8
  20. 云计算环境下的容错并行Skyline查询技术研究,TP311.13
  21. 基于GPGPU平台的对角线模型问题研究,TP391.41

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 大规模集成电路、超大规模集成电路
© 2012 www.xueweilunwen.com