学位论文 > 优秀研究生学位论文题录展示

一种10位逐次逼近ADC的设计

作　者: 肖培磊
导　师: 李竞春
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: 逐次逼近模数转换器数模转换器比较器
分类号: TN792
类　型: 硕士论文
年　份: 2010年
下　载: 293次
引　用: 2次
阅　读: 论文下载

内容摘要

随着现代通讯系统、便携式消费电子和汽车电子等应用领域的不断发展,使系统级SOC芯片成为当前市场发展主流。研发高性能、低功耗、低成本的嵌入式模数转换器(ADC)成为当今模数转换器发展的一个重要方向。将模数转换器作为外设和其他模拟电路与DSP的内核集成在一个芯片上,这样就既可以节省封装及测试成本,同时也提升了系统的可靠性。本文在总结了嵌入式模数转换器的特殊要求后,完成了一个嵌入于DSP的10-bit、3.3V、2MS/s的逐次逼近型ADC的设计。在系统体构架方面,引入了大量的开关电路,控制比较器和数模转换器(DAC),使电路在工作和省电模式之间转换,从而减少了不必要的功率消耗。整体结构与传统的逐次逼近ADC相似,但各模块内部又具有独特特点。采样保持电路内置于DAC,节省了电路开销和芯片面积。采用高位电荷定标、低位电压定标的混合型DAC,减少了无源元件的使用,降低了匹配精度的要求,从而提高了数模转换的精度。为了保证数模转换的速度和线性度,本文运用两种逐次比较的思想实现设计:其一,比较器的一端是不变输入采样,而另一个输入端则是按比例缩放后的参考电压;其二,比较器的其中一个输入端是恒定不变的参考电压,另一端是输入采样与按比例缩放后参考电压叠加的结果。为了降低DAC的输出电压对比较器输入范围的要求,大胆地采用电容缓压技术,最终可实现参考电压达到电源电压。比较器高精度设计中引入了输出失调校正技术(OOS),并将失调校正相与采样相合并,降低时序设计的难度。利用Cadence软件对电路进行了设计,并使用Hspice、hsim和Matlab对电路进行了系统仿真和频谱分析,其结果表明:ADC模块的平均动态功耗为3.16mW,最高采样率为2MHZ,最大微分非线性和积分非线性满足预期的设计要求。此外,根据混合信号集成电路版图设计规则,完成了逐次逼近模数转换器电路的版图设计,版图面积为0.69mm×1.23mm。该芯片采用TSMC的0.18μm、1.8/3.3V、单层多晶、六层金属的CMOS工艺实现,测试结果基本满足预期设计要求。

全文目录

摘要  4-5
ABSTRACT  5-10
第一章绪论  10-14
  1.1 选题的背景及意义  10-12
  1.2 本文设计的目标  12
  1.3 研究工作的主要内容和论文安排  12-14
第二章逐次逼近A/D 转换器概述  14-33
  2.1 逐次逼近ADC 的基本原理  14-15
  2.2 模数转换器性能指标  15-20
    2.2.1 分辨率(Resolution）  16
    2.2.2 量化误差(Quantization Error)  16
    2.2.3 失调误差(Offset Error)  16-17
    2.2.4 增益误差(Gain Error)  17
    2.2.5 积分非线性(INL)  17
    2.2.6 微分非线性(DNL)  17-18
    2.2.7 信噪比(SNR)  18-19
    2.2.8 总谐波失真(THD)  19
    2.2.9 信噪失真比(SNDR)  19
    2.2.10 有效位数(ENOB)  19-20
    2.2.11 无掺杂动态范围(SFDR)  20
  2.3 采样保持电路  20-24
    2.3.1 采样开关  20-21
    2.3.2 速度问题  21-22
    2.3.3 精度问题  22-23
    2.3.4 下极板采样技术  23-24
  2.4 数模转换器  24-29
    2.4.1 电阻分压式DAC  24-26
    2.4.2 电荷再分配式DAC  26-27
    2.4.3 电压电荷混合式DAC  27-29
  2.5 比较器  29-33
    2.5.1 运放结构比较器  29-30
    2.5.2 Latch 比较器  30-31
    2.5.3 高速高性能比较器  31-33
第三章逐次逼近ADC 的设计  33-71
  3.1 模数转换器(DAC)设计  33-44
    3.1.1 采样保持电路内置于DAC  33-34
    3.1.2 DAC 结构的确定  34-36
    3.1.3 电压按比例缩放子DAC 的设计  36-38
    3.1.4 电荷按比例缩放子DAC 的设计  38-40
    3.1.5 数模转换器结构优化  40-42
    3.1.6 DAC 性能验证  42-44
    3.1.7 小结  44
  3.2 比较器设计  44-62
    3.2.1 比较器设计指标  44-45
    3.2.2 比较器结构设计  45
    3.2.3 失调消除设计  45-46
    3.2.4 预放大器设计  46-48
    3.2.5 中间增益级设计  48-52
    3.2.6 自偏置差分放大器设计  52
    3.2.7 共模电压Vcm1 设计  52-57
    3.2.8 共模电压Vcm2 设计  57-59
    3.2.9 比较器性能验证  59-61
    3.2.10 小结  61-62
  3.3 逐次逼近寄存器与时序电路设计  62-65
    3.3.1 逐次逼近移位寄存器的设计  62-64
    3.3.2 时序控制逻辑的设计  64-65
  3.4 ADC 整体结构与性能验证  65-71
    3.4.1 输入斜坡信号的瞬态仿真  66-68
    3.4.2 输入正弦信号的瞬态仿真  68-70
    3.4.3 小结  70-71
第四章模数转换器版图设计与测试  71-78
  4.1 版图设计  71-76
    4.1.1 电容版图设计  71-73
    4.1.2 电阻版图设计  73-74
    4.1.3 比较器版图设计  74-76
  4.2 测试  76-78
第五章结论  78-79
致谢  79-80
参考文献  80-83
作者攻硕期间取得的成果  83-84

一种10位逐次逼近ADC的设计

内容摘要

全文目录

相似论文