学位论文 > 优秀研究生学位论文题录展示

高性能无线通信收发机逻辑与控制系统的研究与实现

作　者: 周华
导　师: 张平；邓钢
学　校: 北京邮电大学
专　业: 通信与信息系统
关键词: 高性能收发机 FPGA ADC DAC
分类号: TN859
类　型: 硕士论文
年　份: 2010年
下　载: 51次
引　用: 0次
阅　读: 论文下载

内容摘要

高性能无线通信收发机是射频测试仪表的关键部分,其精度和灵敏度指标直接影响终端综合测试仪的整体性能,也是研发过程中的难点所在。本文内容为作者在工业与信息化部电子信息产业发展基金项目“宽带无线接入平台中高性能射频前端”中所承担的工作。该高性能射频前端能满足GSM、所有3G、TD-LTE等制式的终端综合测试仪表要求,可分为时钟、射频通路和逻辑与控制系统三个部分。作者在项目中主要负责逻辑与控制系统部分的研发,该部分完成主控对本模块的控制、发射和接收信号链路的DA和AD变换。在研发过程中,作者完成了需求分析、概要设计、详细方案设计、原理图设计、PCB设计、功能和性能调试等方面的工作。解决了高性能ADC/DAC电路设计与实现、高速串行总线电路设计与实现、高密度可编程控制器件电路设计与实现等关键问题。目前该板已经完成所有的功能和性能验证,即将进行中试。本文的主要工作如下：一、基于高性能射频前端整体框架、逻辑与控制系统的概要设计,对逻辑与控制系统的核心控制芯片进行了选型。二、设计了逻辑与控制系统板卡硬件电路的各部分。三、设计了逻辑与控制系统板卡的叠层结构、PCB布局,并给出ADC的性能调试结果。四、总结本文作者的工作及所解决的关键问题。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章绪论  9-12
  1.1 课题来源及研究意义  9
  1.2 作者的主要工作  9-10
  1.3 本文结构安排  10-12
第二章逻辑与控制系统概要设计  12-20
  2.1 高性能射频前端概要设计  12-14
  2.2 逻辑与控制系统整体方案概要设计  14-16
  2.3 FPGA的研究及选型  16-19
  2.4 本章小结  19-20
第三章逻辑与控制系统硬件电路设计  20-52
  3.1 主FPGA电路的设计与实现  20-27
    3.1.1 主FPGA引脚分配  20-21
    3.1.2 主FPGA DDR2电路设计  21-23
    3.1.3 主FPGA MGT电路设计  23-27
    3.1.4 主FPGA FLASH电路设计  27
  3.2 接收机链路的设计与实现  27-33
    3.2.1 接收机链路信号处理  27-28
    3.2.2 ADC的理论研究  28-30
    3.2.3 高性能ADC电路设计  30-33
  3.3 发射机链路的设计与实现  33-37
    3.3.1 发射机链路信号处理流程  33-34
    3.3.2 高性能DAC电路设计  34-37
  3.4 PCI总线部分的硬件设计与实现  37-43
    3.4.1 PCI接口芯片的电话设计  37-39
    3.4.2 PCI接口部分硬件设计与实现  39-43
  3.5 控制接口和时钟电路设计  43-46
  3.6 电源部分的设计与实现  46-50
    3.6.1 电源部分的需求分析  46-48
    3.6.2 电源部分的电路设计  48-50
  3.7 本章小结  50-52
第四章逻辑与控制系统板卡设计与实现  52-59
  4.1 逻辑与控制系统板卡叠层结构  52-53
  4.2 逻辑与控制系统板卡PCB布局  53-54
  4.3 ADC性能调试  54-58
  4.4 本章小结  58-59
第五章总结与展望  59-61
第六章参考文献  61-62
第七章致谢  62

高性能无线通信收发机逻辑与控制系统的研究与实现

内容摘要

全文目录

相似论文