学位论文 > 优秀研究生学位论文题录展示

超高频RFID系统Capture效应下防碰撞算法研究及读写器码元同步器设计

作　者: 李波
导　师: 王俊宇
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 射频识别 Capture效应防碰撞数字接收机码元同步
分类号: TP391.44
类　型: 硕士论文
年　份: 2010年
下　载: 99次
引　用: 0次
阅　读: 论文下载

内容摘要

超高频无源RFID(Raido Frequency Identification)系统由于具有标签成本低、读写距离远、识别速度快等优点,在物流、零售等领域发展迅速,应用前景广阔。本文的研究内容是基于ISO18000-6C协议的超高频RFID系统中的两个关键技术Capture效应下的多标签防碰撞算法研究、读写器数字接收机中码元同步器设计。Capture效应普遍存在于超高频无源RFID系统中,它通过将碰撞时隙转化为成功时隙从而提高了系统吞吐率。针对目前国内外对Capture效应的分析和建模尚不完善的问题,论文对Capture效应进行了理论建模,并通过蒙特卡罗仿真分析了各因素对Capture效应的影响,然后通过实际仓储环境下的测试验证了模型的准确性,测试结果表明,实测数据与模型仿真值的均方误差小于3%,相对传统模型(均方误差大于12%)有较大幅度的改善；继而以Capture效应为出发点,设计了新的标签估算算法及最佳帧长确定方法,在此基础上对随机型多标签防碰撞算法进行了改进,算法仿真结果表明,在Capture效应下,改进后的防碰撞算法可以使系统吞吐率提升至接近50%；最后对Capture效应下随机型防碰撞算法的系统性能极限进行了理论推导,结果表明,该极限由平均Capture概率决定。相比于防碰撞算法是从MAC(介质访问控制)层入手来改善系统性能,高性能码元同步器设计则是物理层的手段。码元同步器是读写器数字接收机的一部分,数字接收机的主要任务是进行ADC后信号的码元数据率及相位同步、解调及解码,并提供对多数据率的支持,并兼容FMO/Miller编码方式。由于ISO 18000-6C允许标签返回数据率可以存在最大22%的偏差,因此码元频率及相位同步成为数字接收机设计的主要难点。传统的码元同步器多采用基于相关器的架构,其结构简单容易设计并实现,但资源消耗较大、同步精度有限。本文采用基于内插及数字PLL的码元同步器结构,很好地解决了上述问题。仿真结果表明,该结构比相关型码元同步结构(以采用12组相关器为例),数字接收机的PER性能更好,而且资源消耗是相关型码元同步器的50%以下。

全文目录

目录  2-4
摘要  4-5
ABSTRACT  5-6
第一章概述  6-10
  1.1 研究背景  6-8
  1.2 研究动机及意义  8
  1.3 论文的贡献  8-9
  1.4 论文组织结构  9-10
第二章 Capture效应下ISO18000-6C兼容的防碰撞算法研究  10-33
  2.1 综述  10-19
    2.1.1 随机型防碰撞算法综述  10-13
    2.1.2 ISO18000-6C兼容的防碰撞算法研究现状  13-19
  2.2 超高频无源RFID系统中Capture效应建模  19-27
    2.2.1 相关工作  19-20
    2.2.2 一种新颖的Caplure模型-RFIDCap的建立  20-23
    2.2.3 仿真结果及分析  23-26
    2.2.4 测试结果及分析  26-27
    2.2.5 防碰撞算法分析及设计中Capture模型的选用  27
  2.3 Capture效应对传统随机型防碰撞算法性能的影响  27-29
  2.4 Capture效应下随机型多标签防碰撞算法设计  29-33
    2.4.1 标签数量估计  29-30
    2.4.2 最佳帧长的确定  30-31
    2.4.3 改进后算法的仿真结果  31
    2.4.4 Capture效应下ISO18000-6C防碰撞算法的性能限  31-33
第三章 ISO18000-6C读写器数字接收机中码元同步器设计  33-80
  3.1 ISO18000-6C标准下读写器接收链路分析  33-37
  3.2 基于内插和数字PLL的码元同步器设计  37-64
    3.2.1 相关工作  37-40
    3.2.2 PLL设计理论  40-44
    3.2.3 码元同步环路结构  44-47
    3.2.4 环路模块设计  47-58
    3.2.5 环路参数的确定  58-61
    3.2.6 环路的优化与改进  61-64
    3.2.7 环路锁定过程的仿真结果  64
  3.3 读写器数字接收机设计  64-76
    3.3.1 数字接收机系统结构及指标  65-69
    3.3.2 IQ选择模块设计  69-71
    3.3.3 接收滤波器设计  71-73
    3.3.4 匹配滤波器设计  73-74
    3.3.5 帧同步器设计  74-75
    3.3.6 判决器设计  75-76
    3.3.7 解码器设计  76
  3.4 码元同步器及数字接收机的行为级仿真  76-79
    3.4.1 仿真平台  76-77
    3.4.2 仿真结果  77-79
  3.5 码元同步器及数字接收机的FPGA实现  79-80
总结和展望  80-81
参考文献  81-88
硕士期间发表的论文和专利  88-89
致谢  89-90

超高频RFID系统Capture效应下防碰撞算法研究及读写器码元同步器设计

内容摘要

全文目录

相似论文