学位论文 > 优秀研究生学位论文题录展示

基于多相滤波的宽带数字接收机的研究与FPGA实现

作　者: 谢裕进
导　师: 刘渝
学　校: 南京航空航天大学
专　业: 信号与信息处理
关键词: 宽带数字信道化接收机多相滤波 FPGA 信号检测 Rife测频全并行FFT
分类号: TN791
类　型: 硕士论文
年　份: 2009年
下　载: 91次
引　用: 2次
阅　读: 论文下载

内容摘要

电子侦察数字接收机主要用来截获雷达信号并转换为数字脉冲描述字(PDW),雷达信号的复杂化和密集化对接收机提出了越来越高的要求。软件无线电(Software Radio, SR)的迅速发展,为设计数字接收机提供了一种新思路,软件化电子侦察接收机也成为电子侦察领域研究的重点之一。本文研究的基于多相滤波的宽带数字接收机充分结合了模拟信道化接收机和数字信号处理技术的优点,是电子侦察接收机的发展方向。课题主要解决电子侦察中的两个问题:1、如何使接收机具有较大的系统带宽。2、如何处理同时到达的多个信号。信号的系统带宽较大,要求A/D具有较高的采样速率,这对FPGA设计提出了较高的要求。同时到达多个信号,这使得原来较为成熟的时域处理方法失效。针对这些问题,文章提出了数字信道化接收机的整体解决方案,并用FPGA实现了该方案。本文主要进行了以下几个方面的研究:1、研究无盲区多相滤波信道化算法,推导数学模型,并对数学模型进行详尽的仿真验证。2、研究信号检测和参数估计算法原理。比较各个算法的性能,考虑FPGA的实现难度,选择适合本系统的算法。3、讨论系统FPGA的实现方案,是本文的重点。数据速率高,可以利用FPGA丰富的片内资源,采用并行处理的方法,多相滤波结构即是并行处理结构。针对多相滤波输出的复信号,经过并行检测模块判断,选择有信号的信道进行参数精确估计,最终输出有效脉冲描述字。

全文目录

摘要  4-5
Abstract  5-12
第一章绪论  12-15
  1.1 电子侦察数字接收机简介  12
  1.2 电子侦察数字接收机设计要求及研究现状  12-13
  1.3 研究内容概括  13-15
第二章多相滤波信道化算法  15-25
  2.1 引言  15
  2.2 数字滤波器组与信道化的基本概念  15-16
  2.3 实信号滤波器组低通实现模型  16-17
  2.4 实信号低通滤波器组仿真及性能分析  17-18
  2.5 实信号的多相滤波器组信道化接收机数学模型  18-19
  2.6 实信号多相滤波器组信道化数学模型优化  19-20
  2.7 实信号多相滤波器组信道化数学模型仿真结果  20-22
  2.8 无盲区多相滤波信道化算法  22-23
  2.9 无盲区多相滤波信道化算法仿真  23-24
  2.10 本章小结  24-25
第三章信号检测与参数估计算法  25-31
  3.1 引言  25
  3.2 信号检测算法  25-27
    3.2.1 相关检测算法推导  25-26
    3.2.2 相关检测门限确定方法  26
    3.2.3 相关检测性能分析  26-27
  3.3 信号参数估计算法  27-30
    3.3.1 起始点和脉冲宽度估计  27
    3.3.2 基于相关累加的幅度估计算法  27-28
    3.3.3 基于DFT 的幅度估计算法  28-30
    3.3.4 Rife 算法  30
  3.4 本章小结  30-31
第四章芯片选择与设计流程简介  31-37
  4.1 引言  31
  4.2 FPGA 基本结构和原理  31-32
    4.2.1 查找表结构  31-32
    4.2.2 基于查找表（LUT)的FPGA 的结构  32
  4.3 FPGA 与数字信号处理  32-33
  4.4 FPGA 芯片选择  33-34
  4.5 QUARTUSⅡ与MATLAB 联合仿真  34-36
    4.5.1 产生仿真向量文件  34-35
    4.5.2 验证QUARTUSⅡ中的输出结果  35-36
  4.6 本章小结  36-37
第五章系统FPGA 实现  37-58
  5.1 引言  37
  5.2 FPGA 整体设计框架  37-38
  5.3 多相滤波的FPGA 实现  38-45
    5.3.1 滤波器前指数相乘模块  38-39
    5.3.2 多相滤波器组模块  39-41
    5.3.3 滤波后的复数乘法  41
    5.3.4 全并行IDFT 实现  41-44
    5.3.5 多相滤波信道化功能测试  44-45
  5.4 信号检测和估计模块的实现  45-50
    5.4.1 相关检测算法的实现原理  45
    5.4.2 相关检测实现框图  45-46
    5.4.3 相关检测算法硬件实现仿真  46-47
    5.4.4 abs_xco 模块实现  47-49
    5.4.5 rife 测频模块硬件实现  49-50
    5.4.6 数据选择器实现  50
  5.5 系统仿真及测试  50-56
    5.5.1 单信号FPGA 仿真结果  51-54
    5.5.2 双信号FPGA 仿真结果  54-56
  5.6 系统总体性能指标  56-57
  5.7 本章小结  57-58
第六章课题设计总结及展望  58-63
  6.1 引言  58
  6.2 FPGA 设计经验  58-60
    6.2.1 FPGA 设计基本原则  58-59
    6.2.2 FPGA 设计常用设计思想和技巧  59-60
  6.3 FPGA 优化经验  60-61
  6.4 课题总结  61
  6.5 课题展望  61-62
  6.6 本章小结  62-63
参考文献  63-65
致谢  65-66
在学期间研究成果及发表学术论文  66

基于多相滤波的宽带数字接收机的研究与FPGA实现

内容摘要

全文目录

相似论文