学位论文 > 优秀研究生学位论文题录展示

通用串行总线（USB2.0）的IP核设计

作　者: 吕先望
导　师: 任广辉
学　校: 哈尔滨工业大学
专　业: 信息与通信工程
关键词: 通用串行总线 IP核 FPGA
分类号: TN47
类　型: 硕士论文
年　份: 2009年
下　载: 128次
引　用: 1次
阅　读: 论文下载

内容摘要

通用串行总线(USB2.0)是目前计算机与外部设备连接普遍采用的标准。与其它通信接口相比,USB接口的最大特点是速度快、易于使用和支持热插拔,并且所有的配置过程都由系统自动完成。自从USB问世以来,其应用空间不断扩大,目前己成为计算机的必备接口之一。基于USB的诸多优势,可以预见,随着USB传输速率的进一步提高,传输实时性的进一步增强,其用途将更加宽广。论文对通用串行总线(USB2.0)的协议进行研究,之后根据USB2.0的协议和USB2.0的IP核的功能进行分析设计了USB2.0的IP核。论文首先研究了USB2.0的协议,并分别对USB2.0的拓扑结构、传输类型、事务的类型、包类型、字段的格式和错误检测和处理等进行了分析;然后针对USB2.0的IP核的具体功能的要求,按照自上而下模块化的设计思想,将该设计划分成UTMI接口模块、协议层模块、控制和状态寄存器模块、仲裁器与存储器接口模块和功能接口模块五个子模块;之后用VHDL语言完成各模块的设计,同时做了相应的仿真工作。子模块的仿真完成后,将模块连接起来,生成顶层模块;之后设计一个硬件测试平台,编写驱动程序。最后,对设计USB2.0的IP核进行验证并测试出设计的IP核在批量传输模式下的最高传输速度。

全文目录

摘要  4-5
Abstract  5-9
第1章绪论  9-15
  1.1 课题的背景  9-10
  1.2 国内外研究现状  10-12
  1.3 IP 核的概念和分类  12-13
  1.4 论文研究内容  13-15
第2章 USB2.0协议简介  15-33
  2.1 USB2.0 总线的拓扑结构  15-16
  2.2 信息包  16-19
    2.2.1 包格式  16-18
    2.2.2 包字段的格式  18-19
  2.3 事务的类型  19-22
    2.3.1 IN 事务  19-21
    2.3.2 OUT 事务  21
    2.3.3 控制传输的事务  21-22
    2.3.4 PING 事务  22
  2.4 USB2.0 的传输类型  22-27
    2.4.1 批量传输  23-24
    2.4.2 控制传输  24-25
    2.4.3 中断传输  25-26
    2.4.4 同步传输  26-27
  2.5 错误的检测和处理  27-32
    2.5.1 包错误的检测和处理  27-28
    2.5.2 包结束符的检测和处理  28-29
    2.5.3 数据切换错误的检测和处理  29-32
  2.6 本章小节  32-33
第3章 USB2.0的IP核的设计与仿真  33-48
  3.1 USB2.0 的IP 核的设计指标与子模块的划分  33-34
    3.1.1 设计的技术指标  33
    3.1.2 USB2.0 的IP 核的子模块的划分  33-34
  3.2 UTMI 模块的设计与仿真  34-38
    3.2.1 UTMI 接口模块的设计  34-35
    3.2.2 总线时间检测实现  35-37
    3.2.3 UTMI 接口模块的仿真  37-38
  3.3 协议层模块的设计与仿真  38-41
    3.3.1 协议层模块的设计  38-39
    3.3.2 包组装器模块  39
    3.3.3 包拆装器模块  39-40
    3.3.4 协议层模块的仿真  40-41
  3.4 寄存器管理模块设计  41-43
    3.4.1 控制器寄存器  42-43
    3.4.2 端点寄存器  43
  3.5 仲裁器与存储器接口模块设计与仿真  43-44
    3.5.1 仲裁器与存储器接口模块的设计  43-44
    3.5.2 仲裁器和存储器接口模块的仿真  44
  3.6 功能接口模块的设计与仿真  44-46
    3.6.1 功能接口模块的设计  44-45
    3.6.2 功能接口模块的仿真  45-46
  3.7 顶层模块  46-47
  3.8 本章小结  47-48
第4章 USB2.0的IP核的FPGA验证  48-55
  4.1 测试平台器件的选择  48-50
    4.1.1 FPGA 的选择  48-49
    4.1.2 微处理器的选择  49
    4.1.3 USB2.0 的物理收发器芯片的选择  49-50
  4.2 USB2.0 的IP 核的验证  50-54
    4.2.1 电路图的设计  50-51
    4.2.2 FPGA 硬件电路的设计部分  51-52
    4.2.3 NIOS II 的软件程序  52
    4.2.4 驱动程序的编写  52-53
    4.2.5 验证与IP 核的速度测试过程  53-54
  4.3 本章小结  54-55
结论  55-56
参考文献  56-60
致谢  60

通用串行总线（USB2.0）的IP核设计

内容摘要

全文目录

相似论文