学位论文 > 优秀研究生学位论文题录展示

H.264比特流解析器的设计

作　者: 马良
导　师: 邹雪城
学　校: 华中科技大学
专　业: 软件工程
关键词: H.264比特流解析器环形缓冲器首一检测器
分类号: TN919.81
类　型: 硕士论文
年　份: 2009年
下　载: 16次
引　用: 0次
阅　读: 论文下载

内容摘要

H.264/AVC是由MPEG(运动图像专家组)和VCEG(运动视频编码专家组)联合开发的服务于下一代多媒体应用的最新标准。一方面,相比以前的MPEG标准,H.264的压缩率大约是它们的2~3倍,并且具有更高的编码质量。可是,H.264编码计算的复杂度也比以前标准编码计算的复杂度增加。因此,为了达到实时解码H.264视频,我们有必要采用专门的硬件设计。另一方面,人们希望高质量的视频编码技术能够运用在手持多媒体设备上,那么H.264硬件实现的功耗成为一个难题摆在人们面前。于是,基于高质量视频编解码的低开销、低功耗的硬件实现成为这一领域的研究热点。为了实现视频解码低功耗,设计者必须深入理解视频数据的特征、编解码算法及低功耗设计方法学。本文提出了一种基于H.264/AVC基本类型的低功耗比特流解析器的纯硬件结构,它能够高效地分析输入码流中的语法元素并控制下面的解码状态转换。在子模块的设计中,环形比特流缓冲器采用移动指示寄存器单元指针的寻址机制来代替移动实际数据的方法,首一检测器采用了基于统计的数据驱动技术和非均匀分块技术,它们都能很好地降低功耗。SystemVerilog作为下一代验证语言,在验证领域为庞大的数字系统的验证提供了新的方法学,从而提高一次流片成功率。本文设计的比特流解析器综合之后能够达到既定的指标。在功耗与视频质量折衷的场合,比如移动电话和PDA视频等低功耗传输设备的应用中,我们的设计在低功耗与实时等特性方面能够达到理想的结果。

全文目录

摘要  4-5
ABSTRACT  5-8
1 绪论  8-17
  1.1 课题的目标及意义  8
  1.2 国内外研究概况  8-10
  1.3 视频编码标准的发展  10-11
  1.4 H.264 编码的关键技术  11-15
  1.5 本文研究目标及各章节安排  15-17
2 H.264 解码系统架构简介  17-29
  2.1 H.264 编解码系统  17-19
  2.2 系统结构设计原则  19-24
  2.3 系统结构设计参数  24-26
  2.4 本文采用的解码芯片系统  26-28
  2.5 本章小结  28-29
3 H.264 码流分析  29-38
  3.1 比特流的定义  29-30
  3.2 码流层次结构  30-33
  3.3 H.264 传输  33-34
  3.4 语法元素  34-36
  3.5 本章小结  36-38
4 比特流解析器的设计  38-53
  4.1 子模块的设计  38
  4.2 比特流解析器的架构  38-39
  4.3 比特流缓冲器的设计  39-42
  4.4 首一检测器的设计  42-52
  4.5 本章小结  52-53
5 验证与仿真  53-65
  5.1 系统验证  53-54
  5.2 设计与验证工具  54-55
  5.3 仿真  55-62
  5.4 硬件实现  62-64
  5.5 本章小结  64-65
6 结束语  65-67
  6.1 结论  65
  6.2 下一步工作  65-67
参考文献  67-71
致谢  71

H.264比特流解析器的设计

内容摘要

全文目录

相似论文