学位论文 > 优秀研究生学位论文题录展示

基于PXI Express总线的高速数字信号中和器设计与实现

作　者: 余能顺
导　师: 徐欣
学　校: 国防科学技术大学
专　业: 电子与通信工程
关键词: 飞行时间质谱仪数字信号中和器高速ADC FPGA PXI-E DMA
分类号: TM935
类　型: 硕士论文
年　份: 2009年
下　载: 129次
引　用: 1次
阅　读: 论文下载

内容摘要

随着科学技术的不断发展,飞行时间质谱仪在国防与国民经济应用中作用日益突出。飞行时间质谱仪可以检测物质的物质组成,在生物工程、化学分析,医疗检测、制药、有色金属等行业已经获得了广泛的应用,飞行时间质谱仪分析速度快、高精度、高灵敏度的特点决定其必须具有高时间分辨率和高灵敏度的数据处理系统,通常采用的方案有时间数字转换器(Time-to-digital Converter, TDC)与数字信号中和器(Digital Signal Averager),本文通过对两种方案的优缺点进行比较,提出了一种基于PXI Express总线的高速数字信号中和器的设计方案。本论文研究的数字信号中和器是基于现场可编程逻辑器件(FPGA),以国家半导体公司(National Semiconductor)的高速ADC08D1500为核心器件,来实现高速数据采集和处理功能。首先,本论文在系统技术指标要求的基础上,提出了系统硬件总体设计框架,并进行工作原理分析。文章以硬件功能模块的设计和实现为线索,阐述了系统的设计过程,其中,高速ADC硬件电路采用ADC08D1500;高速前置放大电路采用了TI公司的THS3201与国家半导体公司的LMH6555、高速时钟电路采用了ADI公司的AD9517、电源模块电路采用了PTH12000等模块,在这一部分中还针对数字信号中和器的高速PCB设计中的若干问题进行了探讨。本文的后半部分重点介绍了基于XILINX公司的现场可编程逻辑阵列(FPGA)实现的数据处理、数据传输等过程。首先对FPGA片上积累算法进行了详细的分析和论述,该算法是时间数字转换器的核心算法;然后深入剖析了基于FPGA的PXI-E直接内存访问(DMA)功能的设计原理,成功实现了高速可靠的与上位机间的数据传输过程;并针对应用环境和用户需求完成了上位机软件设计。最后给出了系统在飞行时间质谱仪上实现的性能测试和结果分析。目前,本论文介绍的基于PXI Express总线的高速数字信号中和器已经成功应用于某飞行时间质谱仪,经测试性能完全满足设计指标要求。

全文目录

摘要  9-10
ABSTRACT  10-11
第一章绪论  11-16
  1.1 研究的背景  11-12
  1.2 数字信号中和器的工作原理及其发展应用情况  12-13
  1.3 研究的目的和意义  13-14
  1.4 课题主要工作和研究成果  14-15
  1.5 论文结构  15-16
第二章数字信号中和器总体设计  16-20
  2.1 系统设计目标与要求  16-17
    2.1.1 设计目标  16
    2.1.2 设计要求分析  16-17
  2.2 系统总体设计框架  17-19
  2.3 小结  19-20
第三章数字信号中和器硬件设计  20-51
  3.1 高速ADC 硬件电路设计  20-32
    3.1.1 ADC 基本原理介绍  20-24
    3.1.2 ADC 器件选型  24-27
    3.1.3 ADC 前端设计  27-32
  3.2 高速前置放大电路设计  32-34
  3.3 高速时钟电路设计  34-37
    3.3.1 时钟电路方案设计  34-36
    3.3.2 器件分析与电路图确定  36-37
  3.4 电源模块硬件电路设计  37-41
    3.4.1 电源部分方案设计  37-38
    3.4.2 主要器件分析与电路设计  38-41
  3.5 高速PCB 设计  41-42
    3.5.1 系统布局  41
    3.5.2 布线  41-42
  3.6 基于FPGA 的PXI-E 4X 设计  42-50
    3.6.1 RocketIO GTP 收发器简介  42-44
    3.6.2 GTP 参考时钟设计  44-48
    3.6.3 IP 核设计  48-50
  3.7 小结  50-51
第四章数据信号中和器软件设计  51-69
  4.1 FPGA 片上积累算法  51-58
    4.1.1 总体方案设计  51-53
    4.1.2 部分设计说明  53-58
  4.2 FPGA PXI-E DMA 设计  58-66
    4.2.1 PXIE 技术介绍  58-60
    4.2.2 PXIE-DMA 原理分析  60
    4.2.3 DMA 设计  60-66
  4.3 上位机软件设计  66-68
  4.4 小结  68-69
第五章系统性能测试及分析  69-77
  5.1 测试环境  69
  5.2 系统性能测试与分析  69-76
    5.2.1 信号调理测试  69-70
    5.2.2 系统测试  70-76
  5.3 小结  76-77
结束语  77-79
系统PCB 版图  79-80
系统实物图  80-81
致谢  81-82
参考文献  82-84
作者在学期间取得的学术成果  84

基于PXI Express总线的高速数字信号中和器设计与实现

内容摘要

全文目录

相似论文