学位论文 > 优秀研究生学位论文题录展示

基于FPGA的数字复接技术的研究

作　者: 张秀峰
导　师: 胡辽林
学　校: 西安理工大学
专　业: 测试计量技术及仪器
关键词: 数字复接 分接 FPGA 位同步 帧同步
分类号: TN791
类　型: 硕士论文
年　份: 2009年
下　载: 73次
引　用: 0次
阅　读: 论文下载
 

内容摘要


随着现代数字通信技术的发展,对数据传输速率和带宽的要求越来越高。为了扩大传输容量和提高传输效率,在基带传输系统中,经常依据时分复用原理,通过数字复接与分接(统称为数字复接技术)来实现不同速率等级数据码流的合并与分离,以便更合理地利用高容量的信道进行传输。数字复接技术被越来越广泛地应用在光纤通信、数字微波通信及数字程控交换等技术领域中。数字复接技术已经形成了通用的标准和体制,主要是准同步数字体系(PDH)和同步数字体系(SDH)。从长远来看,SDH将会取代PDH。但由于PDH复接系统信道利用率高,设备简单,在一些小规模、小容量的通信网中,仍具有广泛的市场和应用价值。早期PDH复接许多部分采用模拟电路,有很大局限性。因此研究如何用现场可编程门阵列FPGA(Field Programmable Gate Array)实现PDH复接电路全部数字化有着重要的意义。本文通过对数字复接技术理论的研究,设计了一种基于FPGA的同步数字复接系统。其主要功能是在复接端将四个支路的同步数字信号合为一路合路信号,在分接端将此合路信号恢复成原来的四路信号,系统功能由FPGA芯片实现。全文具体包括以下主要内容：首先,介绍了数字通信体制、数字复接原理以及同步技术的相关知识,确立了本系统复接／分接方案的实现方式。其次,利用FPGA对四路同步数字复接系统进行了分析和设计,主要包括五个模块：HDB3(High Density Bipolar)编／译码、位同步时钟信号提取、帧同步信号提取、复接系统和分接系统。文中详细介绍了各模块的设计思路,并对位同步和帧同步电路的主要性能指标进行了优化。系统的设计采用原理图输入和VHDL硬件描述语言编程结合的方式实现,并给出了在QuartusⅡ中进行开发和仿真的结果。最后,进行了系统调试,给出了系统的下载和配置过程,对设计中出现的问题进行了分析。本文所设计的数字复接系统,内部集成了许多模块,主要功能可由单片FPGA芯片实现,并且具有较强的扩展能力和良好的移植性。本文的设计成果可用于数字光端机芯片或片上系统等设计中,对数字复接相关的设计有一定的参考价值。

全文目录


摘要  3-4
Abstract  4-8
1 绪论  8-12
  1.1 引言  8
  1.2 数字复接技术的发展  8-9
  1.3 FPGA在数字复接技术中的应用  9-10
  1.4 论文研究的主要内容及结构安排  10-12
2 数字通信及数字复接技术  12-24
  2.1 数字通信理论  12-15
    2.1.1 数字通信系统的组成  12-13
    2.1.2 数字通信的特点  13-15
  2.2 数字通信系统的主要性能指标  15-16
    2.2.1 有效性指标  15-16
    2.2.2 可靠性指标  16
  2.3 数字复接原理  16-20
    2.3.1 数字复接的基本概念  17-18
    2.3.2 数字复接方式  18-20
  2.4 数字复接的实现方法  20-23
    2.4.1 同步复接  20-22
    2.4.2 异步复接  22-23
  2.5 本章小结  23-24
3 同步技术  24-33
  3.1 位同步  24-26
    3.1.1 插入导频法  24-25
    3.1.2 数字锁相法  25-26
  3.2 帧同步  26-32
    3.2.1 间歇式插入法  27
    3.2.2 连贯式插入法  27-29
    3.2.3 帧同步的保护  29-31
    3.2.4 帧同步系统的性能指标  31-32
  3.3 本章小结  32-33
4 现场可编程门阵列FPGA及开发环境  33-40
  4.1 FPGA相关介绍  33-38
    4.1.1 FPGA简介  33-34
    4.1.2 开发环境  34-37
    4.1.3 编程语言  37-38
  4.2 系统的硬件环境  38-39
  4.3 本章小结  39-40
5 同步数字复接系统的FPGA设计与实现  40-55
  5.1 HDB3编/译码  40-44
    5.1.1 HDB3编码原理  41-42
    5.1.2 HDB3编码设计与实现  42-43
    5.1.3 编码波形仿真  43
    5.1.4 HDB3译码设计与实现  43-44
    5.1.5 译码波形仿真  44
  5.2 位同步时钟提取  44-46
    5.2.1 位同步信号提取电路的设计  45-46
    5.2.2 位同步仿真  46
  5.3 帧同步信号提取  46-51
    5.3.1 帧同步信号提取电路的设计  47-50
    5.3.2 实现与仿真  50-51
  5.4 复接系统设计与实现  51-52
  5.5 分接系统设计与实现  52-54
  5.6 本章小结  54-55
6 系统的调试  55-62
  6.1 系统下载  55-56
  6.2 系统配置过程  56-61
  6.3 问题与分析  61
  6.4 本章小结  61-62
7 总结与展望  62-64
  7.1 全文总结  62-63
  7.2 展望  63-64
致谢  64-65
参考文献  65-68
攻读硕士学位期间发表论文  68

相似论文

  1. 基于FPGA的电磁超声检测系统的研究,TH878.2
  2. 基于FPGA的五相PMSM驱动控制系统的研究,TM341
  3. LXI任意波形发生器研制,TM935
  4. 基于FPGA的射频功放数字预失真器设计,TN722.75
  5. 突发OFDM系统同步与信道估计算法及FPGA实现,TN919.3
  6. 直扩系统抗多径性能分析及补偿方法研究,TN914.42
  7. 电视制导系统中视频图像压缩优化设计及实现研究,TN919.81
  8. 基于FPGA的多用户扩频码捕获研究及硬件仿真,TN914.42
  9. 基于FPGA的数字图像处理基本算法研究与实现,TP391.41
  10. 基于FPGA的高速图像预处理技术的研究,TP391.41
  11. 基于FPGA的高速数字图像采集与接口设计,TP274.2
  12. 基于FPGA的电感传感器数据采集系统的研制,TP274.2
  13. 基于Nios的串行总线分析仪研制,TP274
  14. 基于FPGA-RocketIO_X的PMC高速数据传输板开发,TP274.2
  15. PXI高性能数字I/O模块研制,TP274
  16. LXI计数器研制,TP274
  17. 基于FPGA的高速实时数据采集系统,TP274.2
  18. 基于Nios Ⅱ的GPS信息接收系统设计,TN967.1
  19. 温压炸药爆炸温度场存储测试技术研究,TQ560.7
  20. 掺铒光纤放大器中泵浦激光器驱动源的研究应用,TN248
  21. FPGA系统远程安全升级的设计与实现,TP309

中图分类: > 工业技术 > 无线电电子学、电信技术 > 基本电子电路 > 数字电路 > 逻辑电路
© 2012 www.xueweilunwen.com