学位论文 > 优秀研究生学位论文题录展示

RapidIO技术在信号处理系统中的应用与研究

作　者: 汪星宇
导　师: 张重雄；刘刚
学　校: 南京理工大学
专　业: 电子与通信工程
关键词: RapidIO 多DSP系统 FPGA
分类号: TP274.2
类　型: 硕士论文
年　份: 2009年
下　载: 61次
引　用: 1次
阅　读: 论文下载

内容摘要

在典型的嵌入式系统中,提高处理器的速度是改善系统性能的解决方案之一。高速缓存和更先进的处理器架构的使用不断提高着微处理器的性能,但研究表明处理器总线频率的增长速度相对处理器内核性能的增长速度较慢,而且两者之间的差距正在不断扩大,这就使得互连总线越来越成为制约系统性能的瓶颈。近年来,随着总线技术沿着交换开关取代共享总线,点到点方式取代宽管道方式,差分信号取代单端信号,串行I/O取代同步并行I／O的方向发展,涌现出了以高速串行总线为代表的新一代总线技术,串行RapidIO就是这类总线的杰出代表。由于协议针对嵌入式领域,在效率、路由选择、错误管理、流控,可靠性和扩展性上都有完善的考虑,因此非常适合作为多处理器系中的互联总线。本文对RapidIO协议结构进行了深入研究。RapidIO协议分为三层：逻辑层、传输层、物理层。这种层次结构的一大特点是,在任意层对事务类型进行修改都不会影响到其它层的规范,具有很强的灵活可变性。依据该层次结构,分别对每一层次所完成的操作进行了细致的分析。通过分析传统的共享总线技术的瓶颈,对DSP互连技术的发展前景进行了论述。提出一种应用RapidIO互连技术的多DSP系统方案。本文论述了RapidIO端点器件的FPGA实现,包括RapidIO逻辑层、传输层、物理层的设计方案和功能。并使用Xilinx公司的FPGA芯片实现了基于RapidIO核的终端设备。

全文目录

摘要  5-6
Abstract  6-9
1 绪论  9-20
  1.1 传统共享总线面临的问题  9-10
  1.2 互联技术的发展趋势  10-12
  1.3 新兴互联技术简介  12-16
  1.4 RapidIO与其它互联技术的比较  16-17
  1.5 RapidIO的发展与研究现状  17-18
  1.6 课题研究的意义  18-19
  1.7 论文的章节安排  19-20
2 RapidIO技术规范  20-44
  2.1 RapidIO协议层次结构  20
  2.2 RapidIO操作的概述  20-21
  2.3 RapidIO的包格式  21-22
  2.4 RapidIO协议各层次的研究  22-43
    2.4.1 RapidIO逻辑层的研究  22-32
    2.4.2 RapidIO传输层的研究  32-33
    2.4.3 RapidIO串行物理层的研究  33-43
  2.5 本章小结  43-44
3 DSP系统中RapidIO互联解决方案  44-60
  3.1 传统多DSP系统互联方案的介绍  44-49
    3.1.1 利用TMS320C6X的主机接口(HPI)组成多DSP互连系统  44-46
    3.1.2 利用TMS320C6X的EMIF组成多DSP互连系统  46-48
    3.1.3 利用TMS320C5X/C6X的McBSP组成多DSP互连系统  48-49
  3.2 多DSP系统互联接口技术的发展趋势  49-54
    3.2.1 高性能DSP互连接口技术及其发展  49-51
    3.2.2 根据传输特性对互连技术的分类  51-53
    3.2.3 系统级设计考虑  53
    3.2.4 总结  53-54
  3.3 串行RapidIO在多DSP系统中的应用  54-60
    3.3.1 DSP的选择  55-56
    3.3.2 SRIO交换芯片的选择  56
    3.3.3 并行信号处理模块的互联结构  56-57
    3.3.4 多DSP并行信号处理系统  57-59
    3.3.5 结束语  59-60
4 RapidIO的FPGA实现  60-79
  4.1 使用FPGA实现RapidIO的优势  60-61
  4.2 利用FPGA实现RapidIO协议的关键模块的设计  61-66
    4.2.1 时钟布局的设计  61-62
    4.2.2 发送和接收缓冲区的设计  62-63
    4.2.3 串行和并行化模块的设计  63-64
    4.2.4 发送训练状态机和接收训练状态机模块的设计  64
    4.2.5 发送状态机和接收状态机模块的设计  64-65
    4.2.6 接口模块的设计  65
    4.2.7 功能验证  65-66
  4.3 基于IPcore的FPGA设计方法  66-67
  4.4 Xilinx SRIO IPcore简介  67-70
    4.4.1 逻辑/传输层  68-70
    4.4.2 物理层  70
  4.5 系统方案  70-73
  4.6 模块功能及关键技术说明  73-79
    4.6.1 LVDS发送模块说明  73-74
    4.6.2 LVDS接收模块  74
    4.6.3 IQ数据解帧模块  74-75
    4.6.4 IQ数据成帧模块  75
    4.6.5 CPU接口模块  75-76
    4.6.6 时钟产生与检测模块  76
    4.6.7 测试模块  76-77
    4.6.8 RapidIO转换模块  77-79
5 系统的调试与验证  79-89
  5.1 FPGA器件选型  79
  5.2 软件仿真  79-83
    5.2.1 1×模式数据包的收发  79-80
    5.2.2 4×模式数据包的收发  80
    5.2.3 利用维护包对device ID的修改  80-83
  5.3 硬件实现  83-89
    5.3.1 系统的启动过程概述  83
    5.3.2 资源占用情况分析  83-85
    5.3.3 使用ChipScope进行调试  85-86
    5.3.4 眼图测试  86-89
6 结论与展望  89-90
致谢  90-91
参考文献  91-93

RapidIO技术在信号处理系统中的应用与研究

内容摘要

全文目录

相似论文