学位论文 > 优秀研究生学位论文题录展示

模式可配置的NAND flash纠错系统设计与实现

作　者: 刘应
导　师: 徐富新
学　校: 中南大学
专　业: 电子科学与技术
关键词: Nand flash存储器纠错电路可配置模式 BCH码现场可编程门阵列
分类号: TP333
类　型: 硕士论文
年　份: 2013年
下　载: 12次
引　用: 0次
阅　读: 论文下载

内容摘要

根据NAND flash存储器的特点与性能,推导出了NAND flash存储器的纠错系统参数设计的方法。针对NAND flash存储器,设计了一种模式可配置的纠错系统的电路结构,该结构可以预防错误位数大于设计纠错位数的情况发生。在传统串行BCH编译码算法电路设计方法的基础上,导出8位并行的BCH编译码算法电路设计方法。提出了一种高速并行BCH编译码的电路设计方法,并导出一种无需有限域求逆运算的BM迭代算法的硬件实现方法。通过对求解有限域方程模块复用的方法,同时结合流水线技术与乒乓操作技术,巧妙的实现以较小的硬件逻辑资源开销获得纠错系统性能的提高。完成电路功能设计后,使用Modelsim软件对纠错系统电路进行了详细的功能仿真分析。对纠错系统电路进行了功耗估计分析,并采取了一定的优化设计方法降低电路的整体功耗。该纠错系统电路已在Altera公司的EP4CE15E22C8系列FPGA芯片上实现,并进行了测试分析,测试结果表明,在相同的系统工作频率下,该纠错系统电路的数据吞吐率是传统串行纠错电路的八倍,而硬件逻辑资源开销只增加了一倍。不同于传统的NAND flash纠错电路,该纠错电路结构相对独立,可移植性强,可满足多种应用场合的需要。图46幅,表4个,参考文献61篇。

全文目录

摘要  4-5
Abstract  5-6
目录  6-8
1 绪论  8-12
  1.1 课题背景及意义  8-9
  1.2 Flash存储器概述  9-10
  1.3 纠错码研究现状  10
  1.4 论文主要工作  10-12
2 NAND flash存储器  12-17
  2.1 NAND flash基本结构  12-14
  2.2 NAND flash的误码率  14-16
  2.3 本章小结  16-17
3 BCH码  17-22
  3.1 BCH码定义  17-19
  3.2 BCH码的编码  19
  3.3 BCH码的译码  19-21
  3.4 本章小结  21-22
4 纠错系统总体结构设计  22-30
  4.1 纠错系统参数设计  22-24
  4.2 纠错系统结构  24-29
  4.3 本章小结  29-30
5 纠错系统的电路实现  30-46
  5.1 BCH码的编码电路实现  30-33
  5.2 BCH码的译码电路实现  33-43
    5.2.1 校正子计算电路  34-36
    5.2.2 求解错误多项式电路  36-40
    5.2.3 钱搜索电路  40-42
    5.2.4 错误纠正电路  42-43
  5.3 自动重写判断电路  43-44
  5.4 本章小结  44-46
6 仿真与验证分析  46-60
  6.1 功能仿真  46-55
  6.2 FPGA验证  55-57
  6.3 功耗分析  57-58
  6.4 本章小结  58-60
7 总结与展望  60-62
  7.1 总结  60-61
  7.2 展望  61-62
参考文献  62-67
攻读学位期间主要的研究成果  67-68
致谢  68

模式可配置的NAND flash纠错系统设计与实现

内容摘要

全文目录

相似论文