学位论文 > 优秀研究生学位论文题录展示

基于FPGA的静态可重构系统平台设计

作　者: 梁宏
导　师: 吴丽华
学　校: 哈尔滨理工大学
专　业: 测试计量技术及仪器
关键词: 可重构技术可重构系统 FPGA 硬件描述语言
分类号: TN791
类　型: 硕士论文
年　份: 2013年
下　载: 4次
引　用: 0次
阅　读: 论文下载

内容摘要

随着电子技术的发展，人们对电子系统的需求不断提高，具备更多灵活性、多样性和可移植性的开放式系统备受青睐。单一的基于DSP(Digital SignalProcessor，数字信号处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)或FPGA(Filed Programmable Logic Array，现场可编程逻辑阵列)的系统，由于各自芯片本身的局限性，难以完全满足用户的需要。为此，以进一步提高系统的通用性、简化设计为目的，按照一定原则与算法对软硬件功能进行分析及合理分配，实现系统柔性重构这一重要的设计思想，受到人们的极大关注。在诸多的可重构实现手段中，基于FPGA的可重构技术受到热烈关注并得到快速发展。对于FPGA可重构技术，目前的研究多集中在动态可重构方面，主要针对速度、实时性要求较高的场合，在适合静态重构的中低端市场并没有广泛的应用。基于静态可重构的可重构系统，可以大量的节省资源，提高资源利用率。本文在对可重构技术进行研究的基础上，采用“CPLD+FLASH”的结构形式实现对FPGA的可重构的配置，搭建基于FPGA的静态可重构系统平台。本文设计的静态可重构系统平台可以完成7套配置文件的存储，并可通过按键对其进行快速选择，本平台采用上电自动配置和手动配置相结合的方式实现对系统的灵活配置。本论文在确定整体方案的前提下，对主要控制器件进行了选择，使用DXP2004软件完成了系统硬件电路的设计，最主要的部分是运用Verilog HDL硬件描述语言对系统的控制部分进行功能模块程序的编写，并应用Quartus II9.0软件对控制程序中的各功能模块进行了仿真，最后，对可重构系统进行了功能验证，结果达到了设计的预期。

全文目录

摘要  5-6
Abstract  6-10
第1章绪论  10-14
  1.1 研究目的及意义  10-11
  1.2 国内外发展现状  11-13
  1.3 论文主要研究内容  13-14
第2章基于FPGA 可重构系统方案确定  14-20
  2.1 可重构系统方案的确定  14-16
  2.2 硬件系统芯片的选择  16-19
    2.2.1 主控芯片CPLD选择  16-17
    2.2.2 目标芯片FPGA选择  17-18
    2.2.3 配置存储器FLASH选择  18-19
  2.3 FPGA配置方式选择  19
  2.4 本章小结  19-20
第3章系统硬件设计  20-34
  3.1 电源设计  20-22
  3.2 串口通信电路设计  22-23
  3.3 FLASH外围接口设计  23-26
  3.4 FPGA外围电路设计  26-29
  3.5 CPLD外围电路设计  29-31
  3.6 显示及外部控制电路设计  31-33
  3.7 本章小结  33-34
第4章系统Verilog HDL程序设计  34-57
  4.1 系统软件的总体功能分析  34-35
  4.2 人机交互模块设计  35-39
    4.2.1 按键检测及控制模块  35-38
    4.2.2 数码管显示模块  38-39
  4.3 串口通信模块的设计  39-44
    4.3.1 波特率发生器的设计  40-42
    4.3.2 数据接收模块设计  42-43
    4.3.3 数据发送模块设计  43-44
  4.4 FLASH读/写控制模块设计  44-49
    4.4.1 FLASH擦除模块设计  45-47
    4.4.2 FLASH写模块设计  47-48
    4.4.3 FLASH读模块设计  48-49
    4.4.4 整体FLASH控制模块的设计  49
  4.5 配置控制模块的设计  49-52
    4.5.1 FPGA的PS配置  49-51
    4.5.2 配置模块的Verilog实现  51-52
  4.6 基于FPGA可重构系统功能的验证与分析  52-56
  4.7 本章小结  56-57
结论  57-58
参考文献  58-61
攻读硕士学位期间发表的学术论文  61-62
致谢  62

基于FPGA的静态可重构系统平台设计

内容摘要

全文目录

相似论文