学位论文 > 优秀研究生学位论文题录展示

用于流水线ADC的LMS校准算法的研究

作　者: 雷青
导　师: 李斌; 陈岳勇
学　校: 华南理工大学
专　业: 集成电路工程
关键词: 流水线ADC LMS算法有效位无杂散动态范围变步长SVSLMS算法
分类号: TN792
类　型: 硕士论文
年　份: 2013年
下　载: 19次
引　用: 0次
阅　读: 论文下载

内容摘要

随着流水线模数转换器(Analog to Digital Conversion，ADC)校准技术的不断发展，用LMS(Least Mean Square)算法进行的数字后台校准以其诸多的优点已成为流水线ADC校准技术的研究热点。该校准技术所面临的关键问题是如何实现校准技术的芯片集成化，但据国内文献报道，该技术目前主要停留在仿真阶段。为了探索这一技术，本文以一个低速高精度的ADC和LMS算法对待校准的流水线ADC进行板级校准，提高待校准流水线ADC的性能。最后优化算法以实现较小的校准时间。本文分别从Simulink建模仿真、Verilog编程以及实际的板级校准3方面来验证LMS算法对流水线ADC的校准作用。首先为了验证模型的有效性，本文在Matlab/Simulink上完成了LMS算法校准16位流水线ADC的建模和仿真，仿真结果表明ADC的有效位、无杂散动态分为分别由8.07位、56.73dB提高到校准后的12.19位、83.99dB。其次为了验证LMS算法代码的有效性，完成了LMS算法的Verilog编程后，将代码下载到EP4CE22F17C6板上进行验证，仿真结果表明流水线ADC的有效位、无杂散动态范围由校准前的12.77位、80.71dB提高到校准后的13.64位、99.21dB。最后为了验证LMS算法对实际的流水线ADC的校准作用，进行板级测试，测试结果表明待校准流水线ADC的有效位、无杂散动态范围由校准前的9.9位、80.68dB提高到校准后的10.39位、83.65dB。在上述基础上，为了缩小校准时间，本文还进行了变步长SVSLMS(基于S函数的变步长LMS)算法的Matlab仿真。从仿真的结果可以看出，在相同输入的情况下，变步长SVSLMS算法的迭代次数为LMS算法迭代次数的50%，校准时间可以减小50%。本文的研究工作为提高流水线ADC的性能、实现校准算法的芯片集成提供了一定的参考。

全文目录

摘要  5-6
Abstract  6-10
第一章绪论  10-16
  1.1 研究背景与意义  10
  1.2 国内外发展现状  10-14
  1.3 论文的主要研究工作  14-16
第二章 LMS 算法校准流水线 ADC 的模型  16-28
  2.1 LMS 算法的原理  16-18
  2.2 流水线 ADC 的误差分析  18-23
    2.2.1 子级各模块误差分析  19-21
    2.2.2 MDAC 功能模块误差分析  21-23
  2.3 流水线 ADC 的数字域描述  23-26
    2.3.1 流水线 ADC 线性误差的数字域描述  23-24
    2.3.2 流水线 ADC 非线性误差的数字与描述  24-25
    2.3.3 整个流水线级的数字域描述  25-26
  2.4 LMS 算法校准流水线 ADC 的原理  26-27
  2.5 本章小结  27-28
第三章 LMS 算法校准流水线 ADC 的建模与仿真  28-35
  3.1 LMS 算法的 Matlab 仿真  28-31
  3.2 16 位流水线 ADC 的 LMS 算法校准  31-34
  3.3 本章小结  34-35
第四章 LMS 算法的硬件实现  35-44
  4.1 FPGA 中处理小数的方法简介  35-37
  4.2 LMS 算法的编程及仿真  37-41
  4.3 LMS 算法的测试  41-43
  4.4 本章小结  43-44
第五章 LMS 算法校准流水线 ADC 的板级测试  44-51
  5.1 ADS8472EVM 测试板分析与测试  44-46
  5.2 待校准 ADC 的测试板的制作  46-48
  5.3 流水线 ADC 的校准测试  48-50
  5.4 本章小结  50-51
第六章变步长 LMS 算法的建模与仿真  51-55
  6.1 SVSLMS 算法的原理  51-52
  6.2 SVSLMS 算法的仿真  52-54
  6.3 本章小结  54-55
总结与展望  55-57
参考文献  57-62
攻读硕士学位期间取得的研究成果  62-63
致谢  63-64
附件  64

用于流水线ADC的LMS校准算法的研究

内容摘要

全文目录

相似论文