学位论文 > 优秀研究生学位论文题录展示

基于AES算法的硬件木马电路设计

作　者: 史亚峰
导　师: 赵毅强
学　校: 天津大学
专　业: 微电子学与固体电子学
关键词: 硬件木马设计技术信息安全目标载体电路AES
分类号: TN432
类　型: 硕士论文
年　份: 2012年
下　载: 2次
引　用: 0次
阅　读: 论文下载

内容摘要

全球范围的分工合作已经成为了现代集成电路设计与制造的一个重要特点，这种商业模式使得人们对集成电路供应链的控制能力有限，敌方或竞争对手可能会利用集成电路设计与制造过程中的某个环节对原始电路进行篡改，秘密地植入恶意的硬件木马电路。硬件木马的存在将对信息安全构成严重的威胁，尤其是对于密码芯片，恶意植入的硬件逻辑可能会帮助攻击者轻易获取用户的密钥信息。目前硬件木马的设计与检测技术都还处于起步阶段，对于硬件木马的设计技术的研究有助于形成实际有效的木马检测技术。基于此，本文选择了密码算法作为硬件木马植入的目标载体电路，对硬件木马的设计技术进行了详细的研究。鉴于高级加密标准（AES，Advanced EncryptionStandard）密码算法的广泛使用，重点设计并实现了一种AES密码算法，该密码算法的密钥和数据分组长度均为128位，使用Global Foundry0.35μm CMOS工艺完成了AES算法的前端设计、物理版图设计及仿真验证工作，仿真结果表明该AES算法模块功能正确，计划将后续流片验证。在以上工作基础上，本文分别设计了能够损坏加解密功能的组合型和时序型硬件木马，以及窃取密钥信息的基于逻辑比较型的硬件木马电路。将这几种木马电路植入到AES目标载体电路中，使用FPGA对其进行仿真测试，验证了硬件木马电路的有效性。

全文目录

摘要  3-4
ABSTRACT  4-7
第一章绪论  7-11
  1.1 研究背景及意义  7-8
  1.2 硬件木马技术的发展现状  8
  1.3 课题研究的主要内容  8-9
  1.4 论文结构安排  9-11
第二章硬件木马综述  11-21
  2.1 硬件木马简介  11-12
  2.2 硬件木马的危害  12-13
  2.3 硬件木马的分类  13-16
    2.3.1 基于物理表征的分类  13-14
    2.3.2 基于激活特性分类  14-15
    2.3.3 基于行为特性的分类  15-16
  2.4 硬件木马检测技术  16-21
    2.4.1 侵入型木马检测技术  17-19
    2.4.2 非侵入性硬件木马检测技术  19-21
第三章硬件木马载体电路 AES 算法的设计  21-50
  3.1 AES 算法简介  21-22
  3.2 AES 的基本原理  22-24
  3.3 AES 算法硬件架构设计  24-25
  3.4 分模块设计  25-32
    3.4.1 密钥扩展模块设计  25-27
    3.4.2 加密和解密模块结构设计  27-32
      3.4.2.1 S 盒与逆 S 盒设计  28-29
      3.4.2.2 行移变换  29-30
      3.4.2.3 列混淆  30-31
      3.4.2.4 轮密钥加运算  31-32
  3.5 功能仿真验证  32-34
    3.5.1 密钥扩展功能验证  32-33
    3.5.2 加密及解密功能验证  33-34
  3.6 FPGA 平台验证  34-37
    3.6.1 FPGA 平台选择及仿真平台的搭建  35-36
    3.6.2 仿真结果  36-37
  3.7 逻辑综合  37-42
  3.8 形式验证  42-44
  3.9 物理设计  44-50
第四章硬件木马设计  50-60
  4.1 硬件木马设计技术简介  50-51
  4.2 简单的组合型硬件木马设计  51-52
  4.3 时序型硬件木马设计  52-57
    4.3.1 “定时型”硬件木马  53-54
    4.3.2 基于 FSM 状态复用型硬件木马  54-57
  4.4 基于逻辑比较的硬件木马设计  57-60
第五章总结与展望  60-61
参考文献  61-64
发表论文和参加科研情况说明  64-65
致谢  65

基于AES算法的硬件木马电路设计

内容摘要

全文目录

相似论文