学位论文 > 优秀研究生学位论文题录展示

多标准视频解码器关键技术研究

作　者: 曹超
导　师: 虞礼贞
学　校: 南昌大学
专　业: 通信与信息系统
关键词: 视频解码 AVS/MPEG2 户户通
分类号: TN919.81
类　型: 硕士论文
年　份: 2012年
下　载: 21次
引　用: 0次
阅　读: 论文下载
 

内容摘要


文中设计以MPEG2和AVS视频编解码标准为基础,主要应用于我国数字电视“户户通”项目,完成的工作包括以下内容：完成了MPEG2以及AVS视频解码器中各主要功能模块的设计,并对所设计的模块进行了RTL仿真。整个视频解码器采用双CPU架构设计,通过使用一个MailBox控制器,用于提高解码器与外围设备的通信效率。VLD模块采用状态机控制多级流水线解码方式；为减少因错误码流而造成解码器“死机”几率,VLD模块中设计增加了码流错误检测机制。反量化／反扫描模块采用了一种像素级多级流水线架构设计,该架构能够提高IQ/IS模块工作频率以及减少电路资源消耗,采用这种设计,在Design Compiler软件下综合,时钟频率能够达到161.6MHz,资源消耗相比参考文献[32]能够减少55%。为了减少芯片占用面积,提高电路的速度,IDCTMPEG2解码采用了一种基于Loeffler的改进算法实现,使用了一种近似处理和放大乘数倍数的方法来减少计算误差；仿真结果显示,IDCT模块计算误差控制在-0.5-1之间(标准中定义误差允许范围为-2-2)。提出了一种宏块级的流水线运动补偿存储架构设计。为减少取相关像素数据所需的时钟周期,设计了一个外部存储器接口模块,使用一个3k比特大小的数据Buffer缓存1宏块数据,采用这种数据缓存Buffer设计能够节省42%的系统功耗；为了减少运动补偿插值计算所需时钟周期；文中采用了一种特别的帧存储方式：外部存储器中分配了6帧高清(1920*1080)帧像素数据存储空间；由于插值是基于场图的计算,为减少取相关数据所耗时钟周期,每一帧图在DDRAM中采用顶底场数据分开的方式存储；MC模块在90nm工艺库下综合,时钟频率能够达到135MHz,资源消耗约为45.48k门(不包括外部存储器所耗资源)；像素插补计算处理一宏块数据大约需要520个时钟周期,相比文献[33]能够节省15%的时钟周期。搭建了解码器验证平台,该平台包括对解码器模块级验证和系统级验证。解码器模块级验证采用两种方式：一种是与标准C模型解码软件AVS RM09.10以及MPEG2v1.2a输出数据对比；另一种是将解码结果与Matlab软件仿真结果比较。系统级验证使用一个720*576像素大小的视频序列,在2Mbps的码率下,解码视频序列帧图的PSNR范围在25.8-33.6之间。仿真结果显示,文中设计的解码器能够达到很好的解码效果。

全文目录


摘要  3-5
ABSTRACT  5-9
第一章 引言  9-16
  1.1 MPEG标准概述  9-13
    1.1.1 MPEG1  9-10
    1.1.2 MPEG2  10-11
    1.1.3 MPEG4  11-12
    1.1.4 MPEG7/21标准  12-13
  1.2 AVS标准概述  13-14
  1.3 双标准视频解码器设计目的  14-15
  1.4 主要工作  15
  1.5 本章小结  15-16
第二章 AVS/MPEG2视频编解码相关技术  16-30
  2.1 MPEG2/AVS中编码码流  16-18
  2.2 帧类型  18-19
  2.3 MPEG2/AVS中视频压缩相关算法  19-21
    2.3.1 离散余弦变换  19-20
    2.3.2 MPEG2中的量化器  20
    2.3.3 ZigZag扫描与Alternate扫描方式  20-21
  2.4 MPEG2熵编解码算法  21-23
    2.4.1 Huffman编码算法和游程编码算法  21-22
    2.4.2 MPEG2中的Huffman编码及游程编码  22-23
  2.5 运动估计和运动补偿  23-28
    2.5.1 运动估计  23-26
    2.5.2 运动补偿  26-28
  2.6 本章小结  28-30
第三章 MPEG2/AVS硬件设计概述  30-73
  3.1 MailBox模块设计  31-33
  3.2 MPEG2 VLD模块设计  33-42
    3.2.1 Main Sequence模块  34-35
    3.2.2 MV decoder运动矢量解码模块  35-39
    3.2.3 Block decode模块  39-41
    3.2.4 错误检测和隐藏  41-42
  3.3 AVS中VLD模块设计  42-45
  3.4 MPEG2 IQ/IS模块设计  45-49
  3.5 AVS逆扫描/反量化  49-51
  3.6 MPEG2 IDCT模块设计  51-55
  3.7 AVS反变换  55-57
  3.8 MC模块设计  57-62
  3.9 运动补偿  62-72
  3.10 本章小结  72-73
第四章 仿真验证  73-83
  4.1 modelsim仿真  74-78
  4.2 仿真综合结果  78-81
  4.3 解码图像验证  81-82
  4.4 本章小结  82-83
第五章 总结与展望  83-85
  5.1 总结  83-84
  5.2 展望  84-85
致谢  85-86
参考文献  86-88
攻读学位期间的研究成果  88

相似论文

  1. 基于单片视频压缩芯片的MPEG2编码器设计与实现,TN919.81
  2. 基于ONVIF协议的NVR软件平台的设计与开发,TP311.52
  3. 嵌入式视频解码器运动补偿过程的数据布局优化,TN919.81
  4. 基于Cortex-A8平台的H.264解码器优化,TN919.81
  5. 面向视频解码应用的可重构架构的模板设计与建模,TN919.81
  6. 胶囊内窥镜体外影像接收装置的研究,R318.6
  7. 基于H.264的自由立体视频处理系统客户端的开发,TP391.41
  8. H.264全解码芯片设计,TN764
  9. 供电企业“户户通”工程社会责任成本补偿研究,F406.72
  10. AVS视频解码芯片原型验证平台的研究与设计,TN919.81
  11. 移动互联网环境下H.264解码器的优化与实现,TN919.81
  12. 基于ARM9核的MPEG-4视频解码器的优化设计,TN919.81
  13. 基于DM642处理器的3G服务器视频解码软件设计,TN919.81
  14. 实时AVS视频解码系统,TN919.81
  15. 上海户户通工程中数字电视发射机本振信号源的设计与实验研究,TN948.53
  16. 基于DSP的数字视频图像获取与处理技术研究,TN911.73
  17. 视频会议系统中多点显示单元的设计与实现,TN948.63
  18. 基于S3C2410的嵌入式音视频播放系统研究及实现,TP37
  19. 模拟电视信号数字解码及视频处理研究与设计,TN941
  20. AVS解码帧内亮度预测IP模块的硬件化设计,TN919.81
  21. 基于智能手机的H.264解码器移植和优化方法研究,TN764

中图分类: > 工业技术 > 无线电电子学、电信技术 > 通信 > 图像通信、多媒体通信 > 图像编码
© 2012 www.xueweilunwen.com