学位论文 > 优秀研究生学位论文题录展示

基于不同域的流水线ADC数字校准方法的设计与实现

作　者: 青山
导　师: 李广军
学　校: 电子科技大学
专　业: 通信与信息系统
关键词: 流水线模数转换器数字校准盲均衡概率 FPGA 芯片
分类号: TN792
类　型: 硕士论文
年　份: 2013年
下　载: 9次
引　用: 0次
阅　读: 论文下载

内容摘要

流水线结构模数转换器（ADC）兼顾精度与速度，在无线通信、医疗、生物等领域具有广泛的应用。基于数字校准的ADC设计是解决高速与高精度这一矛盾的重要研究点，具有十分重要的研究意义与价值。本文首先对近年来国内外校准方法进行了归类综述，在总结其优缺点的基础上给出了适合本次设计指标的校准方法研究方向。其次，简要介绍了流水线ADC的结构，分析了其误差来源，给出了ADC的性能判定指标。并简单数学分析了最小均方误差算法的原理。针对传统误差建模中存在的四个问题，本文在其基础上给出了随机误差的建模，并基于此，提出了一种改进的自适应步长盲均衡校准算法。仿真表明，改进的算法和传统的算法相比，在误差条件范围一致的情况下，各性能指标均有4~10dB的提升。同时，改进算法收敛速度更快，性能更稳定。考虑到深亚微米以及纳米级工艺芯片设计中线路间干扰越发严重，特别是在数模混合设计中，物理设计更加困难。本文在一种新的数值域——概率域内将盲均衡算法进行了重新设计。在设计中，本文提出了一种新的高精度加法器设计方法和一种新的低复杂度高吞吐率的乘加结构。最终仿真表明，在概率域中设计的盲均衡校准算法依旧可以正常工作，且可以在一定程度上校准非线性误差。最后，本文在权衡设计指标和实际设计困难的基础上，选择提出的第一种改进方法进行了实现设计，完成了基于MATLAB-FPGA的原型验证，以及基于SMIC0.13um工艺的芯片设计。芯片设计DIE面积约为2*1.2mm2。在模拟电路实际仿真的数据（200MHz采样频率，76.28MHz正弦输入信号）环境下，SINAD从36.15提高到76.33，SFDR从36.85提高到85.78，ENOB从5.71提高到12.39。结果表明符合设计指标要求。

全文目录

摘要  5-6
ABSTRACT  6-15
第一章引言  15-21
  1.1 研究意义  15-16
  1.2 国内外研究现状  16-20
    1.2.1 校准算法综述  16-18
    1.2.2 校准后台技术综述  18-19
    1.2.3 小结  19-20
  1.3 论文目的与结构  20-21
第二章 ADC 及 LMS 算法理论  21-31
  2.1 流水线 ADC 结构  21-22
  2.2 ADC 误差来源分析  22-24
  2.3 ADC 性能判断指标  24-30
    2.3.1 指标介绍  24-28
    2.3.2 理想情况下 ADC 的性能仿真结果  28-30
  2.4 LMS 算法原理  30
  2.5 本章小结  30-31
第三章基于二进制域的自适应步长盲均衡校准方法  31-48
  3.1 传统误差建模中的不足  31-32
  3.2 误差建模及整体结构  32-37
    3.2.2 基本误差建模  33-34
    3.2.3 随机误差建模  34-37
  3.3 改进的自适应步长校准算法  37-40
  3.4 后台技术  40-41
  3.5 校准结构  41
  3.6 仿真与性能分析  41-47
    3.6.1 与传统方法的对比仿真  42-44
    3.6.2 本次误差条件下的性能仿真  44-47
  3.7 本章小结  47-48
第四章基于概率域的改进盲均衡校准方法  48-79
  4.1 概率域计算简介  48-51
    4.1.1 概率域设计历史回顾  48-49
    4.1.2 概率域设计基本原理  49-51
    4.1.3 概率域计算单元设计面临的问题  51
  4.2 数值域转换方法  51-53
    4.2.1 利用比较器产生比特流  52
    4.2.2 利用交织产生比特流  52-53
  4.3 概率域中基本计算单元的设计  53-68
    4.3.1 反相器设计  53-54
    4.3.2 乘法单元设计  54-60
    4.3.3 加法单元设计  60-66
    4.3.4 计算单元级联对精度的影响讨论  66-68
  4.4 基于概率域的校准电路设计  68-75
    4.4.1 基于确定比特流的设计思路及误差分析  68-70
    4.4.2 校准算法的设计  70
    4.4.3 基于概率域的校准电路总体结构  70-71
    4.4.4 关键模块设计  71-74
    4.4.5 后台校准技术  74-75
  4.5 仿真与性能分析  75-78
  4.6 本章小结  78-79
第五章电路实现与性能分析  79-101
  5.1 电路实现方案选择  79-80
  5.2 电路总体结构及细节说明  80-85
    5.2.1 电路总体结构  80-81
    5.2.2 电路细节描述  81-85
  5.3 设计指标与接口说明  85-86
    5.3.1 电路设计指标  85
    5.3.2 顶层模块接口定义  85-86
  5.4 工作流程及基于 FPGA 的原型设计与验证  86-91
    5.4.1 校准工作流程  86
    5.4.2 基于 FPGA 的原型设计与验证  86-91
  5.5 基于 SMIC 0.13um 工艺的芯片设计  91-99
    5.5.1 0.13um 工艺芯片设计难点  91-92
    5.5.2 0.13um 工艺芯片设计流程  92-93
    5.5.3 芯片设计结果  93-95
    5.5.4 验证结果  95-99
  5.6 本章小结  99-101
第六章总结与展望  101-103
  6.1 总结  101-102
  6.2 展望  102-103
致谢  103-104
参考文献  104-111
个人简历  111-112
攻读硕士期间的研究成果  112-113

基于不同域的流水线ADC数字校准方法的设计与实现

内容摘要

全文目录

相似论文