学位论文 > 优秀研究生学位论文题录展示

基于FPGA的地震数据采集节点系统设计

作　者: 周国家
导　师: 庹先国
学　校: 成都理工大学
专　业: 电路与系统
关键词: FPGA NiosⅡ 节点系统地震数据采集
分类号: TP274.2
类　型: 硕士论文
年　份: 2012年
下　载: 132次
引　用: 0次
阅　读: 论文下载

内容摘要

石油是经济发展的重要能源，加强对石油资源的勘探开发具有重要的战略意义。近年来，随着国内外地球物理勘探技术的不断发展，作为石油勘探中最有效的物探方法，地震勘探法得到了进一步发展和完善。同时伴随电子技术、通讯技术和计算机技术的不断发展，用于地震勘探的主要设备地震仪的性能也得到了不断的提升。目前，地震仪设备种类繁多，本论文通过对比国内外地震仪的特点及地震仪的发展趋势，结合现代信号采集和处理技术，设计了基于FPGA的地震数据采集节点系统。目前国内研发的无缆存储式地震仪相关产品一般采用多CPU架构如ARM+FPGA架构开发，而地震数据的回收需要专门的回收单元如以太网进行回收整理，其回收时间长，效率低。因此论文结合国内外无缆存储式地震仪的特点，采用SOPC（System On a Programmable Chip，片上可编程系统）设计思想和方法，利用Altera最新推出的系统集成开发工具Qsys，设计了基于Nios Ⅱ嵌入式软核的地震数据采集方案。该系统结合SOPC技术的特点，可以作为地震数据采集系统迈向低功耗、数字化、高集成度、高性能方向的一个良好解决方案。针对地震数据的回收，论文设计和实现了基于FAT32文件系统格式的地震数据存储单元，回收时可根据需要拷贝相应的文件进行整理，通过这种方式有效的简化了回收机制，提高了回收效率。针对节点系统中涉及的关键技术单元，包括电源单元、数据采集单元、GPS授时同步单元、地震数据存储单元，结合Qsys系统的设计开发流程，论文提出了以下三个阶段的研究和设计方案。1.外围硬件电路设计①、设计能满足长时间连续测量的直流稳压电源，包括低纹波设计和抗干扰设计，另外整个系统尽量满足低功耗要求；②、在实现地震波采集功能的基础上，尽量考虑成本和电路体积的因素，设计FPGA上运行Nios Ⅱ软核所必须的外围配置电路和内存单元；③、根据地震波的特点，设计满足地震数据采集要求的地震信号滤波电路和A/D转换电路；④、选用高精度的GPS授时模块，设计相应的接口电路；⑤、根据SD卡和CF卡接口规范，分别选择SPI和True IDE接口方式，设计SD卡和CF卡接口电路。2. Nios Ⅱ嵌入式硬件设计结合Qsys设计流程，在Qsys系统集成工具中添加实现各功能的IP核组件生成Qsys系统。针对Qsys平台没有提供相关IP核组件的情况（如ADS1252接口），论文采用Verilog HDL语言编写基于Avalon总线结构的自定义IP核，而针对平台虽然提供了某些IP核组件但这些组件还可以通过逻辑优化以提高整体性能的情况（如GPS授时模块1pps信号用到的PIO内核以及SD卡采用SPI模式时用到的SPI内核），在顶层模块中，采用自底向上的设计思想，利用Verilog HDL语言设计相应的控制模块，并在Modelsim中进行仿真验证。3. Nios Ⅱ嵌入式软件设计在Nios Ⅱ11.0Software Build Tools for Eclipse集成开发环境中，利用C语言进行编程设计。在程序中，根据各接口的寄存器映射偏移地址，采用结构体直接访问寄存器以实现对各接口的灵活控制，并且，通过中断方式，实现对ADS1252地震数据读取使能以及GPS授时模块1pps信号的实时快速响应，同时，移植高效的文件系统模型FatFS，采用FAT32文件格式及时存储地震数据，最终实现整个系统的功能。伴随整个系统设计的完成，论文取得以下成果：1.利用SOPC技术实现地震数据采集节点系统的功能，有效地提高了系统集成度，降低了系统整体功耗。2.采用兼容性强的FAT32文件格式存储各节点采集的地震数据，改善地震数据回收方式，有效提高了回收效率。3.通过设计自定义ADS1252控制IP核，实现信号采样时序完全由内部状态机控制，软件只需要在中断服务程序中读写相应控制寄存器就可以实现整个A/D采集过程，有效地提高了程序的执行效率。4.论文设计了地震信号预处理电路，其中，滤波电路的幅频响应曲线平坦，而A/D转换电路的分辨率在其采样频率段完全满足地震数据采集要求。

全文目录

摘要  4-6
Abstract  6-12
第1章引言  12-16
  1.1 选题依据及研究的意义  12-13
  1.2 研究现状  13-14
  1.3 论文主要完成的工作  14-15
  1.4 论文取得的主要成果  15
  1.5 论文结构  15-16
第2章总体方案与技术路线  16-19
  2.1 节点系统主要工作原理  16
  2.2 存储卡的选择  16
  2.3 系统总体硬件结构  16-18
  2.4 NIOS Ⅱ 嵌入式硬件总体设计方案  18
  2.5 NIOS Ⅱ 嵌入式软件总体设计方案  18-19
第3章外围硬件电路设计  19-38
  3.0 FPGA 器件的选择  19-20
  3.1 系统电源设计  20-25
    3.1.1 供电方案  20-21
    3.1.2 模拟电源  21-23
    3.1.3 数字电源  23-25
  3.2 配置与外部存储电路接口设计  25-28
    3.2.1 配置电路接口设计  25-27
    3.2.2 外部存储电路接口设计  27-28
  3.3 滤波及信号采集电路设计  28-33
    3.3.1 地震波与干扰波的频谱  28-29
    3.3.2 滤波电路的设计  29-31
    3.3.3 A/D 转换电路设计  31-33
  3.4 GPS 授时电路设计  33-34
    3.4.1 GPS 授时技术  33
    3.4.2 GPS 授时模块  33-34
    3.4.3 GPS 授时模块接口电路设计  34
  3.5 SD、CF 卡接口电路的设计  34-38
    3.5.1 SD 卡接口设计  34-36
    3.5.2 CF 卡接口设计  36-38
第4章 NIOS Ⅱ 嵌入式硬件设计  38-55
  4.1 QSYS 集成工具的优势  38
  4.2 QSYS 的设计流程  38-40
    4.2.1 自上而下的设计流程  38-39
    4.2.2 自下而上的设计流程  39-40
  4.3 SD 卡控制器设计  40-44
    4.3.1 SPI 内核的配置  40-42
    4.3.2 SD 卡控制器的设计  42-44
  4.4 自定义 ADS1252 控制 IP 核的设计  44-49
    4.4.1 AVALON-MM 从端口传输  44-45
    4.4.2 ADS1252 控制 IP 核接口与内部结构  45-46
    4.4.3 ADS1252 采样时序状态机设计  46-48
    4.4.4 ADS1252 外设访问寄存器映射  48-49
    4.4.5 ADS1252 控制 IP 核 QSYS 配置选项  49
  4.5 GPS 授时 1PPS 信号失步修正模块设计  49-52
  4.6 QSYS 系统及顶层系统设计  52-55
    4.6.1 QSYS 系统整合  52-53
    4.6.2 顶层系统设计  53-55
第5章 NIOS Ⅱ 嵌入式软件设计  55-71
  5.1 GPS 授时信息的读取与控制  56-62
    5.1.1 GPS 通信协议  56-57
    5.1.2 GPS 授时相关模块控制  57-60
    5.1.3 GPS 授时的实现  60-62
  5.2 ADS1252 地震采集数据读取与控制  62-64
    5.2.1 ADS1252 控制 IP 核控制  62-63
    5.2.2 ADS1252 地震数据读写实现  63-64
  5.3 SD 卡、CF 卡的读写  64-67
    5.3.1 SD 卡的读写  64-65
    5.3.2 CF 卡的读写  65-67
  5.4 文件系统的移植  67-71
    5.4.1 FATFS 文件系统介绍  67-68
    5.4.2 FATFS 文件系统移植实现  68-71
第6章系统的测试与仿真  71-75
  6.1 ADS1252 A/D 采集控制仿真与测试  71-72
    6.1.1 ADS1252 控制 IP 核仿真和测试结果  71-72
    6.1.2 ADS1252 分辨率测试  72
  6.2 SD 卡控制模块仿真  72-73
  6.3 GPS 授时单元仿真与测试  73-74
    6.3.1 1PPS 信号修正模块仿真  73
    6.3.2 系统同步测试  73-74
  6.4 整机功耗测试  74
  6.5 SD 卡、CF 卡写文件系统速度  74-75
结论  75-76
致谢  76-77
参考文献  77-79
攻读学位期间取得学术成果  79-80
附录  80

基于FPGA的地震数据采集节点系统设计

内容摘要

全文目录

相似论文