学位论文 > 优秀研究生学位论文题录展示

高精度ΔΣ调制器的高性能优化技术研究

作　者: 徐建
导　师: 吴晓波; 严晓浪
学　校: 浙江大学
专　业: 电路与系统
关键词: ΔΣ调制器低压低功耗高精度高性能优化技术 MBSO技术微型化
分类号: TN761
类　型: 博士论文
年　份: 2012年
下　载: 260次
引　用: 0次
阅　读: 论文下载

内容摘要

作为一种高精度模数转换器结构,ΔΣ模数转换器(Analog-to-Digital Converter,ADC)在迅速发展的现代便携式电子产品中获得了广泛的应用。为了在性能提升和功能增多的同时满足对产品续航能力增长的需求和确保产品的可靠性,对其进行低压低功耗设计是十分必要的,且一直也是学术界和工业界所关注的热点话题。△∑ADC通常包含模拟调制器和数字降采样滤波器两部分,论文针对若干不同应用领域中高精度△Σ调制器的性能要求,研究与发展了其优化设计技术。1、针对便携式测量领域的需求,分别对高阶单比特和多比特调制器结构的高精度、低压低功耗设计技术展开了研究。为适应低压低功耗设计要求,单比特调制器采用了单环全差分前馈结构,并结合以下技术进行优化：(1)使用全面、精确的系统建模设计与分析方法选取最优系统结构；(2)提出一种新颖的低压低功耗运算跨导放大器(Operational Transconductance Amplifier, OTA)结构及相应的高性能共模反馈(Commmon Mode Feedback, CMFB)电路来优化核心电路功耗；(3)运用一种功耗和面积优化的Resonator技术来降低带内量化噪声能量。在上述工作基础上,开展了多比特结构的性能优化研究,提出若干具有创新性的技术措施：(1)首次采用MBSO (Multi-Bit Switched-Opamp)技术来实现精度与功耗的最佳化；(2)提出一种新颖的高效率、低功耗SO结构；(3)给出适用于SO技术的超低功耗、微型化Resonator技术,与传统结构相比可节省75%功耗和70%面积。以上调制器都采用0.35μm CMOS工艺实现,信号带宽1KHz。测试结果表明单比特结构在1.5V电压下,其动态范围(Dynamic Range, DR)达到了95dB,功耗为20μW;而多比特结构在1.8V电压下,其DR有88dB,功耗仅为9μW。2、为了实现植入式电子系统精确记录全频带微弱生物电信号,论文对高精度植入式调制器的超低功耗、微型化设计技术展开研究。针对上述MBSO调制器存在的不足之处提出了相应的改进：(1)重新优化系统系数并合理安排关键模块工作时序,提高了系统稳定性；(2)采用高密度MOSCAP设计技术来实现微型化目标；(3)提出一种新电路偏置技术来进一步优化SO的功耗；(4)介绍一种基于MOSCAP-String设计的微型化、超低功耗量化器结构。所设计的调制器在0.18μm CMOS工艺下设计与实现,测试结果表明,在1V工作电压下调制器具有85dB信号噪声失真比(Signal-to-Noise and Distortion Ratio, SNDR)的和10KHz信号带宽,其功耗仅为13μW。3、为了确保音频电子产品的保真度,克服目前高精度音频调制器功耗大的缺点,论文进一步对高精度音频调制器的低失真、超低功耗关键设计技术展开研究。与植入式MBSO调制器相比,在前馈部分采用了两步相加技术来优化功耗。此外,提出一种新颖的低失真双向选择(Dual-Cycle Shift, DCS)数据加权平均(Data-Weighted Averaging, DWA)技术用来抑制反馈数模转换器(Digital-to-Analog Converter, DAC)中的电容失配误差。同时,还提出一种比较器数目可减半的超低功耗、微型化量化器结构。设计在0.18μmCMOS工艺下实现,测试结果表明在0.9V工作电压下其SNDR可达92dB,功耗仅为58μW。

全文目录

摘要  8-10
Abstract  10-12
目录  12-14
图目录  14-17
表目录  17-18
第1章绪论  18-28
  1.1 研究背景及研究动机  18-19
  1.2 模数转换器研究现状及发展趋势  19-24
    1.2.1 国外研究现状  20-21
    1.2.2 国内研究现状  21-23
    1.2.3 发展趋势  23-24
  1.3 研究内容及目标  24-26
  1.4 论文架构和章节安排  26-28
第2章模数转换器(ADC)简介  28-40
  2.1 模数转换器(ADC)性能参数  28-33
    2.1.1 静态性能参数  28-30
    2.1.2 动态性能参数  30-33
  2.2 典型模数转换器(ADC)结构  33-39
    2.2.1 闪烁型ADC  34
    2.2.2 逐次逼近寄存器型(SAR)ADC  34-36
    2.2.3 流水线ADC  36-37
    2.2.4 △∑ ADC  37-38
    2.2.5 模数转换器性能对比  38-39
  2.3 本章小结  39-40
第3章 ΔΣ ADC基本理论  40-68
  3.1 ΔΣ ADC基本原理  40-46
    3.1.1 ΔΣ ADC基本构成  40-42
    3.1.2 过采样技术  42-43
    3.1.3 量化噪声整形技术  43-45
    3.1.4 数字降采样滤波器技术  45-46
  3.2 ΔΣ调制器的分类结构及性能分析  46-57
    3.2.1 离散型和连续型调制器  47-50
    3.2.2 单阶和高阶调制器  50-53
    3.2.3 单环和MASH调制器  53-55
    3.2.4 单比特和多比特调制器  55-57
  3.3 AΣ调制器的非理想因素及补偿技术  57-66
    3.3.1 开关导通电阻  57-59
    3.3.2 噪声  59-63
    3.3.3 电荷注入  63-64
    3.3.4 时钟馈通  64-65
    3.3.5 运放的非理想因素  65-66
  3.4 本章小结  66-68
第4章便携式测量领域中高精度ΔΣ调制器的低功耗设计研究  68-122
  4.1 高阶单比特调制器的低功耗设计技术  68-101
    4.1.1 精确系统建模及低功耗分析方法研究  68-83
    4.1.2 关键电路模块的低压低功耗设计技术  83-95
    4.1.3 电路实现及测试结果验证  95-100
    4.1.4 小结  100-101
  4.2 高阶多比特调制器的低功耗设计技术  101-120
    4.2.1 高精度、低功耗设计技术分析  101-102
    4.2.2 基于MBSO技术的系统建模及分析  102-111
    4.2.3 基于MBSO技术的低功耗电路模块设计  111-117
    4.2.4 电路实现及测试结果验证  117-119
    4.2.5 小结  119-120
  4.3 本章小结  120-122
第5章高精度植入式ΔΣ调制器的超低功耗、微型化设计研究  122-140
  5.1 神经信号记录基本理论  122-126
    5.1.1 神经系统SOC的基本结构  122-123
    5.1.2 模拟前端电路结构性能分析  123-126
    5.1.3 高精度ADC的设计需求分析  126
  5.2 植入调制器的超低功耗及微型化设计  126-138
    5.2.1 基于MOSCAP的微型化设计技术  127-128
    5.2.2 系统稳定性及高精度优化分析  128-130
    5.2.3 SO的超低功耗、低噪声优化技术  130-131
    5.2.4 量化器的超低功耗、微型化设计技术  131-133
    5.2.5 电路实现及测试结果验证  133-138
  5.3 本章小结  138-140
第6章高精度音频△∑调制器的低失真、超低功耗设计研究  140-156
  6.1 音频调制器发展趋势及现存的关键问题  140-141
  6.2 高精度调制器的低失真、超低功耗设计技术  141-149
    6.2.1 低功耗两步相加技术  142-143
    6.2.2 低失真DCS DWA技术  143-146
    6.2.3 量化器的另一种超低功耗设计技术  146-148
    6.2.4 高功耗效率音频SO设计及仿真结果  148-149
  6.3 音频调制器的电路实现及测试结果  149-153
    6.3.1 完整电路实现  149-150
    6.3.2 测试结果验证  150-153
  6.5 本章小结  153-156
第7章结论与展望  156-160
  7.1 工作总结  156-158
  7.2 工作展望  158-160
参考文献  160-170
攻读学位期间所取得的研究成果  170-172
致谢  172

高精度ΔΣ调制器的高性能优化技术研究

内容摘要

全文目录

相似论文