学位论文 > 优秀研究生学位论文题录展示
多路数模混合马达驱动芯片测试技术开发及实现
作 者: 瞿晨灏
导 师: 肖鹏程; 张箭
学 校: 复旦大学
专 业: 电子与信息工程
关键词: 马达驱动芯片 自动测试机 并行测试 良率
分类号: TN407
类 型: 硕士论文
年 份: 2011年
下 载: 9次
引 用: 0次
阅 读: 论文下载
内容摘要
低功率的多路马达驱动芯片目前主要应用于数码相机中。其具有多通道和多模式驱动能力,在实际应用中只需一颗芯片就可以驱动数码相机中的多个微型马达来分别用于控制相机中的镜头焦距变化、对拍摄对象高速且精准对焦以及控制数码相机快门的开关等。由此可见多路马达驱动芯片可以为数码相机带来更小的体积、更多的功能和更低的功耗。因此在目前的消费类电子中,其受到很多厂商的青睐,有着很大的需求量。然而随着芯片集成度的提高和功能复杂性的提升,也为芯片测试带来了新的挑战。在实际芯片测试中,由于多路马达驱动芯片的管脚数多、功能复杂从而导致测试时间相对较长。由此直接带来的问题就是测试成本的上升。目前在半导体芯片测试中主要由通过并行测试来减少测试时间从而降低测试成本。并行测试指的是自动测试机在同一时间内完成多颗芯片的测试。理论上来讲m颗芯片并行测试就能将测试效率提高m倍,相对一颗芯片而言其测试时间就减少到原来的1/m。本论文主要基于并行测试来研究和开发多路马达驱动芯片测试方案。针对芯片的规范和实际应用的可行性,采用了国产的测试设备,同时选择了4个sites来并行测试。因为当并行测试数量大于4 sites,对测试设备性能和分选机的要求也会大幅度随之提高,增加了测试设备的成本。而且site数量越多,相对整个测试的系统来看稳定性也会相对变差更容易出错。而在测试电路方面,设计了分块式的测试电路板并对每个site采用了独立电源供电。这样的设计可以简化设计难度、降低干扰和减少测试电路板的大小。并且在电路的布线上通过屏蔽线和阻抗匹配电阻改善了数字信号的失真。在程序方面通过函数定义和调用减少了整个测试程序的冗余,降低了测试时间。最后通过GRR验证来确定整个测试系统的稳定和可靠性最终通过以上的工作,在保证产品良率和测试精度的情况下提高测试速度,降低测试成本。
|
全文目录
摘要 4-5 Abstract 5-6 第一章 绪论 6-12 1.1. 马达驱动芯片工作原理和应用 6-8 1.2. 集成电路测试重要性 8-9 1.3. Multi site并行测试的背景意义 9-10 1.4. 论文的主要工作 10-11 1.5. 各章节安排 11-12 第二章 多路马达驱动芯片和自动测试系统 12-32 2.1. 多通道马达驱动芯片AT5566 12-17 2.1.1. AT5566芯片特点和管脚定义 12 2.1.2. AT5566方框图 12-13 2.1.3. TA5566管脚定义 13-15 2.1.4. AT5566典型应用 15-17 2.2. 半导体测试 17-31 2.2.1. 半导体测试机原理 17-25 2.2.2. 自动测试设备(ATE)AST2000 25-28 2.2.3. 主要板卡介绍 28-31 2.3. 小结 31-32 第三章 测试电路设计和自动测试程序开发 32-48 3.1. 测试电路设计 32-36 3.1.1. AT5566芯片测试规范 32-33 3.1.2. 测试流程规划 33-34 3.1.3. 测试电路设计 34-36 3.2. PCB版图设计 36-38 3.2.1. PCB板卡的结构设计定义 36 3.2.2. PCB版图布线 36-37 3.2.3. 测试电路PCB板 37-38 3.3. 测试程序开发 38-47 3.3.1. 测试程序流程图 38-39 3.3.2. 主要测试程序 39-47 3.4. 小结 47-48 第四章 GRR测试和分析 48-58 4.1. GRR检测介绍 48 4.2. ANOVA分析方法 48-52 4.2.1. ANOVA数据分析结果 49-50 4.2.2. ANOVA图表 50-52 4.3. GRR测量结果和分析 52-57 4.3.1. IVM GRR测量结果与分析 52-55 4.3.2. CH1_Ron GRR测量结果与分析 55-57 4.3.3. CH1_Ron不良数据分析 57 4.4. 小结 57-58 第五章 结论与总结 58-59 参考文献 59-60 致谢 60-61
|
相似论文
- 基于云计算的软件测试服务研究,TP311.53
- 基于六西格玛的A公司瓶颈机台有效产能提升研究,F426.6
- 基于0.18μm CMOS逻辑器件的85%微缩工艺的实现,TN386.1
- 基于良率最大化的SOC测试程序开发,TN47
- 基于时间Petri网与智能优化算法相结合的任务调度研究,TP274
- TTCN-3测试平台中并行测试支持的设计与实现研究,TP311.52
- 0.11微米DRAM制造合金化工艺良率改善,TN405
- 0.18微米高压工艺影响衬底缺陷现象的研究,TN405
- 65nm产品失效分析方法及良率的提升,TN407
- 基于Haze缺陷降低的新型光掩膜清洗技术的工艺设定,TN405
- 项目管理在内存条产品良率改善中的应用,F284
- 提高测试效率新方案的研究,TN407
- 一种可工作于多模式的离线式反激变换器的研究与设计,TM46
- 小卫星测试平台研制,V556
- 基于时间Petri网的并行测试研究,TP301.1
- ASIC版图设计中的光刻缺陷研究,TN492
- VLSI后端设计中针对CMP平坦度的DFM,TN47
- 基于2D-MESH的路由单元验证及互连结构测试研究,TN47
- 基于TEmb的嵌入式软件测试过程模型的研究,TP311.52
- 0.15微米高速逻辑电路器件优化与良率提升,TN791
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 测试和检验
© 2012 www.xueweilunwen.com
|